Prova 2 - Arquitetura de Computadores I

02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 114 Prova 2 Entrega 16 de dez de 2021 em 1030 Pontos 20 Perguntas 20 Disponível 16 de dez de 2021 em 850 16 de dez de 2021 em 1030 aproximadamente 2 horas Limite de tempo Nenhum Instruções Este teste não está mais disponível pois o curso foi concluído Histórico de tentativas Tentativa Tempo Pontuação MAIS RECENTE Tentativa 1 81 minutos 12 de 20 Pontuação deste teste 12 de 20 Enviado 16 de dez de 2021 em 1012 Esta tentativa levou 81 minutos Prova 2 1 1 pts Pergunta 1 Uma detecção de overflow decorrente de uma soma resultado S entre dois números com sinais A e B pode ser feito conforme a seguinte condição marque a opção correta Se os sinais de A e B forem iguais a 1 e o sinal de S igual a 0 há overflow Correto Correto Se os sinais de A e B forem iguais a 1 e o sinal de S igual a 1 há overflow 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 214 Se os sinais de A e B forem diferentes há overflow Se somente um dos sinais A ou B for diferente do sinal de S há overflow 1 1 pts Pergunta 2 Em uma hierarquia de memória o projeto de uma cache é necessário pelo seguinte motivo marque a opção correta Embora pequena para acesso mais rápido aos dados pelo processador mesmo que ela não contenha todos Correto Correto Embora pequena para evitar acesso aos dados no disco memória secundária que é mais lenta Embora pequena para armazenar todos os dados de um programa em execução com acesso rápido Embora pequena para evitar que os dados sejam perdidos caso haja uma falha de energia 0 1 pts Pergunta 3 O projeto de um somador completo de 1 bit é caracterizado pelao marque a opção correta 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 314 Somador e subtrator como elementos para aritmética em uma unidade lógica e aritmética Entrada de carryin para que seja possível a composição em somadores com maior número de bits esposta correta esposta correta Acréscimo da soma por complemento de 2 podendo ter também a operação de subtração ocê respondeu ocê respondeu Saída de carryout para que seja possível a composição em somadores com maior número de bits 1 1 pts Pergunta 4 Um multiplexador de 1 bit 4x1 é capaz de realizar a seguinte função marque a opção correta Um bit de uma sequência de 4 bits é selecionado para uma saída de 1 bit Quatro bits de uma palavra são selecionados para uma saída de 4 bits Um entre quatro bits de uma palavra é selecionado para uma saída de 1 bit Correto Correto 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 414 Uma entre quatro palavras de 4 bits é selecionada para uma saída de 4 bits 1 1 pts Pergunta 5 A seguinte linha em VHDL TEST for i in 0 to 30 generate indica o seguinte marque a opção correta Um laço de 30 iterações fornecerá novos dados de entrada para o circuito Uma replicação espacial do circuito dentro do for será feita 31 vezes Correto Correto Uma replicação espacial do circuito dentro do for será feita 30 vezes Um laço de 31 iterações fornecerá novos dados de entrada para o circuito 0 1 pts Pergunta 6 Demultiplexadores podem ser amplamente utilizados em sistemas de computação por possuir a seguinte característica marque a opção correta Uma entrada pode ser atribuída a múltiplas saídas simultaneamente 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 514 Uma entrada pode ser atribuída a múltiplas saídas em intervalos de tempos diferentes esposta correta esposta correta Múltiplas entradas podem ser atribuídas a múltiplas saídas em intervalos de tempos diferentes ocê respondeu ocê respondeu Múltiplas entradas podem ser atribuídas a múltiplas saídas simultaneamente 1 1 pts Pergunta 7 Circuitos lógicos podem ser classificados como combinacionais ou sequenciais O circuito combinacional pode ser descrito como sendo um circuito que o resultado de saída depende marque a opção correta apenas da variação do sinal de clock de um elemento de memória apenas da variação dos dados de entrada Correto Correto da variação do sinal de clock e dados de entrada 1 1 pts Pergunta 8 A tabela verdade a seguir é de um decodificador As expressões lógicas são marque a opção correta E1 E2 S1 S2 S3 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 614 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 1 1 0 1 0 S1 E1E2 S2 E1E2 E1E2 1 S3 E1E2 S1 E1E2 E1E2 S2 E1E2 E1E2 E1E2 S3 E1E2 S1 E1E2 E1E2 S2 E1E2 E1E2 E1E2 S3 E1E2 S1 E1E2 E1E2 S2 E1E2 E1E2 E1E2 S3 E1E2 Correto Correto 0 1 pts Pergunta 9 A seguinte expressão lógica S E1C E2C é do seguinte circuito lógico marque a opção correta Somador com carryin ocê respondeu ocê respondeu Demultiplexador 1x2 Somador com complemento de 2 Multiplexador 2x1 esposta correta esposta correta 1 1 pts Pergunta 10 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 714 Em um flipflop RS quando as saídas Qf e Qf são iguais podemos concluir que marque a opção correta As entradas R e S possuem uma combinação de entrada não permitida Correto Correto A entrada S é uma inversão da entrada R formando um flipflop tipo D As entradas R e S estão interligadas formando um flipflop tipo T O flipflop possui uma entrada adicional de preset 0 1 pts Pergunta 11 O contador assíncrono da figura abaixo consegue contar de 0000 a 1111 fazendo uso de 4 flipflops tipo T Qual modificação deve ser feita para que ele conte de 0000 a 1101 notação deste enunciado Q Q Q Q marque a opção correta 2 2 2 2 3 2 1 0 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 814 Uma porta NAND de três entradas sendo que nas entradas estão Q2Q1Q0 e saída em CLR ocê respondeu ocê respondeu Uma porta NAND de três entradas sendo que nas entradas estão Q3Q2Q1 e saída em CLR esposta correta esposta correta Uma porta NAND de três entradas sendo que nas entradas estão Q3Q2Q0 e saída em CLR Uma porta NAND de duas entradas sendo que nas entradas estão Q1Q0 e saída em CLR 1 1 pts Pergunta 12 Uma memória de 256 endereços que armazena em cada endereço uma palavra de 8 bits possui marque a opção correta 5 bits de endereço totalizando 2048 bytes de armazenamento 10 bits de endereço totalizando 256 kbytes de armazenamento 8 bits de endereço totalizando 256 bytes de armazenamento Correto Correto 32 bits de endereço totalizando 2048 kbytes de armazenamento 0 1 pts Pergunta 13 Considerando que a base valor do prefixo depende da unidade qual o resultado para a seguinte operação matemática 1 Mb 1 MBps 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 914 marque a opção correta 0131 s esposta correta esposta correta 1048 s 1 s 0125 s ocê respondeu ocê respondeu 0 1 pts Pergunta 14 O período de um clock conforme VHDL abaixo é de marque a opção correta clkprocess process begin clk 0 wait for clk2 clk 1 wait for clk2 end process clk esposta correta esposta correta 2 x clk clk 1 clk 2 ocê respondeu ocê respondeu 1 1 pts Pergunta 15 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 1014 O diagrama de estados da figura abaixo indica um circuito com as seguintes características marque a opção correta Dois flipflops tipo D Há um bit de entrada e uma função de saída para o circuito combinacional Dois flipflops tipo D Há dois bits de entrada e uma função de saída para o circuito combinacional Um flipflop tipo D Há dois bits de entrada e uma função de saída para o circuito combinacional Correto Correto Um flipflop tipo D Há um bit de entrada e uma função de saída para o circuito combinacional 1 1 pts Pergunta 16 É possível afirmar para o flipflop D da figura abaixo o seguinte marque a opção correta 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 1114 Sensível ao clk de transição de subida devido às duas inversoras em sequência da entrada Ø Correto Correto Sensível ao clk de nível alto 1 devido ao uso da estrutura masterslave Sensível ao clk de transição de descida devido às duas inversoras em sequência da entrada Ø Sensível ao clk de nível alto 1 ou baixo 0 já que depende do valor da entrada Ø 1 1 pts Pergunta 17 Uma memória armazena 8 bits em cada endereço O endereçamento é feito com 9 bits Qual o tamanho da memória marque a opção correta 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 1214 4096 bytes 2304 bits 512 bytes Correto Correto 72 bits 0 1 pts Pergunta 18 Descrição de um diagrama de estados de um flipflop tipo T marque a opção correta Do estado A para o B transição 0 Do estado B para o A transição 0 Do estado A para o A transição 1 Do estado B para o B transição igual a 1 Do estado A para o B transição 1 Do estado B para o A transição 1 Do estado A para o A transição 0 Do estado B para o B transição igual a 0 esposta correta esposta correta Do estado A para o B transição 0 Do estado B para o A transição 1 Do estado A para o A transição 0 Do estado B para o B transição igual a 1 Do estado A para o B transição 1 Do estado B para o A transição 0 Do estado A para o A transição 1 Do estado B para o B transição igual a 0 ocê respondeu ocê respondeu 0 1 pts Pergunta 19 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 1314 Um projetista elaborou um código comportamental que possui este trecho s 1 when a b else 0 Outro projetista fez um código estrutural para o mesmo resultado de saída conforme o trecho seguinte marque a opção correta s a or b ocê respondeu ocê respondeu s a nor b s a xnor b esposta correta esposta correta s a xor b 1 1 pts Pergunta 20 Um registrador de deslocamento de 8 bits pode ser feito conforme a descrição seguinte marque a opção correta Flipflops tipo T em cascata Saída de FF0 na entrada de clock do FF1 até saída de FF6 na entrada de clock do FF7 Flipflops tipo D em cascata Saída de FF0 na entrada de clock do FF1 até saída de FF6 na entrada de clock do FF7 Flipflops tipo D em cascata Saída de FF0 na entrada de FF1 até saída de FF6 na entrada de FF7 Clk comum aos FFs Correto Correto Flipflops tipo T em cascata Saída de FF0 na entrada de FF1 até saída de FF6 na entrada de FF7 Clk comum aos FFs 02022022 1037 Prova 2 ARQUITETURA DE COMPUTADORES I Engenharia de Computação UNID EDUC SÃO GABRIEL PSG MA httpspucminasinstructurecomcourses77174quizzes227211 1414 Pontuação do teste 12 de 20