Lista de Exercícios II - Memória e Dispositivos de Entrada Saída - Arquitetura de Computadores

UNIVERSIDADE FEDERAL DA PARAÍBA CENTRO DE INFORMÁTICA DISCIPLINA Arquitetura de Computadores PROFESSOR Ewerton Salvador LISTA DE EXERCÍCIOS II Memória e Dispositivos de EntradaSaída 1 Quais das organizações de memória relacionadas a seguir são possíveis Quais são razoáveis Justifique sua resposta a 10 bits no campo de endereço 1024 células células de 8 bits b 10 bits no campo de endereço 1024 células células de 12 bits c 9 bits no campo de endereço 1024 células células de 10 bits d 11 bits no campo de endereço 1024 células células de 10 bits e 10 bits no campo de endereço 10 células células de 1024 bits f 1024 bits no campo de endereço 10 células células de 10 bits 2 Encontre a codificação de Hamming com paridade par para os dígitos decimais de 0 a 9 3 Um disco possui 64 setores por trilha e uma velocidade de rotação de 7200 RPM Sabendo que cada setor é capaz de armazenar 4096 bits de dados qual a velocidade de transferência do disco ao longo de uma trilha 4 Um modo de endereçamento de disco usa 24 bits para endereçar um setor Qual é o maior disco que pode ser tratado por meio desse esquema de endereçamento 5 A velocidade de transferência de dados entre o processador e a memória ligada a ele é ordens de magnitude maior que a velocidade de transferência entre o processador e os dispositivos de ES Explique como essa diferença de velocidade pode causar ineficiência Como a ineficiência pode ser evitada 6 Um fabricante de terminais anuncia que seu terminal colorido mapeado a bit pode exibir 224 cores diferentes Acontece que ele também anuncia que o hardware usa somente um byte para cada pixel Como isso é possível 7 Considere um texto ASCII com paridade par sendo transmitido assincronamente à velocidade de 2880 caracteres por segundo usando um modem de 28800 bps Nessa situação perguntase qual a porcentagem dos bits recebidos que efetivamente carregam informação