Lógica Programável

Disciplina de Lógica Programável Perguntas Frequentes 1 Quem é o engenheiro Você alunoa da disciplina 2 Por onde começar Leia atentamente as instruções no documento TRABALHOAI2025PDF 3 E depois Acesse o link do Tinkercad para entender o circuito e realizar a engenharia reversa Em seguida desenvolva a lógica programável em VHDL para o circuito Realize as análises utilizando o Quartus II Por fim elabore o relatório final com base no documento RelatorioModelodoc 4 O que devo entregar Um arquivo contendo O relatório conforme o modelo do documento RelatorioModelodoc O código VHDL em formato vhd do projeto 5 Onde devo entregar No Univirtus Trabalhos 6 Qual o prazo de entrega Até o dia 07042025 7 Como instalar o Quartus II Assista ao vídeo disponível na Aula 2 tutorial instalação 8 Estou tentando simular mas aparece um erro no ModelSim O que fazer Altere a configuração para Quartus II Simulator 9 Como realizar a simulação waveform Assista à Aula 12 10 Como fazer a captura de tela da página inteira Utilize a tecla Print Screen As informações de data e hora devem estar visíveis na imagem 11 Tenho outras dúvidas Como posso pedir ajuda Envie uma mensagem na Tutoria RELATÓRIO DE SERVIÇO utilize esse modelo SOLICITANTE Setor de Engenharia da Uninter TÍTULO DO PROJETO Migração de Circuito Discreto para Implementação em FPGA DATA DE ENTREGA 07 de abril de 2025 ENGENHEIRO RESPONSÁVEL coloque seu nome aqui RUCREA DO ENGENHEIRO coloque seu nome aqui Qualquer tipo de plágio que for identificado todos os alunos envolvidos receberão nota zero Qualquer dúvida entre em contato com o professor por meio da tutoria Para entender o que é plágio acesse httpsblogportaleducacaocombrocrime deplagio excluir esse texto do documento final 1 DESCRIÇÂO DO PROJETO 1 ponto Nesta seção devese descrever de forma objetiva e detalhada a execução do projeto incluindo as metodologias adotadas os parâmetros técnicos considerados e os recursos utilizados Todas as etapas do desenvolvimento devem ser documentadas de maneira sequencial permitindo a reprodutibilidade por outro profissional da área Caso tenham ocorrido problemas durante a execução estas devem ser registradas acompanhadas de suas respectivas análises e soluções implementadas excluir esse texto do documento final Em todas as figuras a captura de tela deve ser realizada em tela cheia e a data e a hora devem estar visíveis excluir esse texto do documento final 2 ESPECIFICAÇÕES DO SOFTWARE UTILIZADO Inserir aqui as informações técnicas do software utilizado 3 CÓDIGO DESENVOLVIDO EM VHDL E DIAGRAMA RTL 1 ponto Figura 1 Inserir aqui a captura de tela cheia do Código após realizar a síntese utilizer a opção Start Analysis and Syntesis no software Quartus II A data e a hora devem estar visíveis na imagem O código VHDL deve ser criado de forma organizada com indentação e comentários de todas as linhas Incluir nome e RU na listagem do código Figura 2 Inserir aqui a captura de tela do reporte gerado após a realização da síntese Mostrar a aba Compilation Report A data e a hora devem estar visíveis na imagem Figura 3 Inserir aqui a captura de tela cheia do diagrama RTL gerado A data e a hora devem estar visíveis na imagem 4 SIMULAÇÃO DO WAVEFORM 3 pontos Neste capítulo os resultados da simulação devem ser apresentados Em todas as capturas de tela a data e a hora devem estar visíveis na imagem ATENÇÃO assistir a aula 12 configuração da Waveform Ajuste as entradas para obter as principais combinações e analisar as respectivas saídas Faça capturas de tela dos resultados e explique detalhadamente cada combinação relevante Para melhor compreensão adicione marcações nas imagens destacando as combinações e as saídas geradas Figura 4 Inserir aqui a captura de tela cheia da simulação gerada no waveform para algumas combinações de entradas Esta seção pode ter várias figuras 6 DISCUSSÃO DOS RESULTADOS 3 pontos Insira aqui a análise e discussão detalhada dos resultados abordando todos os pontos relevantes incluindo desafios problemas identificados e possíveis soluções dentro do contexto do projeto 7 FORMATAÇÃO E FORMATO DE ENTREGA DE TODO O PROJETO 2 Inserir aqui o formato que o projeto está sendo entregue Por exemplo projetofinalnomealunoRUxxxxzip Itens opcionais para entregar Colocar o projeto no Github e fornecer o link de acesso manter o projeto fechado para segurança Gravar um vídeo demonstrando a análise de simulação Compilar no kit FPGA e mostrar o funcionamento quem tiver acesso ao kit OBSERVAÇÕES Inserir aqui as observações se existirem ASSINATURA DO ENGENHEIRO RESPONSÁVEL Inserir seu nome aqui Engenheiro Eletricistade Computação RUCREA UNINTER ENGENHARIA Solicitação de Migração de Circuito Discreto para Implementação em FPGA Para Eng Alunoa da Uninter Setor de Lógica Programável De Thiago Dias Setor de Engenharia Assunto Migração de Circuito Discreto para Implementação em FPGA Prezadoa Solicito a migração de um circuito discreto para FPGA como parte da modernização de um produto já implementado na plataforma de análise de energia da Uninter O circuito em questão é uma etapa antiga do projeto e infelizmente não possui documentação técnica disponível A única referência que temos é um protótipo montado em protoboard o que exigirá uma abordagem de engenharia reversa para a sua compreensão e reimplementação Será fornecido um link do Tinkercad com o circuito em funcionamento para a engenharia reversa Crie uma conta gratuita no Tinkercad e faça uma cópia do projeto para utilizálo No protótipo na protoboard as chaves 1 2 e 3 podem ser manipuladas para observar as saídas digitais e entender o circuito Para isso clique em Iniciar Simulação DICA conecte LEDs nas saídas Especificações do Circuito Discreto Entradas 3 sinais digitais 1 bit cada Saídas 4 sinais digitais 1 bit cada CIs 74HC73 e 74HC86 Tensão de Operação circuito discreto 5V Link do circuito funcionando na protoboard para realização da engenharia reversa Selecione a sala Lógica Programável Copie e cole o link no navegador httpswwwtinkercadcomjoinclassEZECLGYR6 Especificações da FPGA Entradas 3 sinais digitais 1 bit cada Saídas 4 sinais digitais 1 bit cada FPGA modelo Cyclone IV EP4CE6E22C8 Linguagem VHDL Tensão de Operação FPGA 33V O funcionamento na FPGA deve ser idêntico ao do circuito discreto Etapas da Migração 1 Levantamento do Comportamento Lógico o Analisar o circuito discreto montado na protoboard o Identificar a relação entre entradas e saídas o Construir a tabela verdade correspondente 2 Desenvolvimento da Implementação na FPGA o Criar a descrição de hardware correspondente em VHDL o Validar o comportamento do circuito por meio de testes 3 Análise e Validação o Todas as análises referentes ao comportamento do circuito devem ser realizadas utilizando o software Quartus II o As análises devem comprovar que a saída do circuito em lógica configurável é idêntica à do circuito discreto o Utilizar waveform para apresentar as análises das principais combinações de entrada e saída Fazer os registros das saídas simuladas com captura de tela 4 Entrega do Projeto o O projeto deve ser entregue conforme o padrão do documento disponibilizado o O código deve ser entregue no formato vhd com a documentação adequada para que outro profissional consiga reproduzir a implementação Prazo de Entrega O prazo para conclusão e entrega do projeto no AVA Uninter é até o dia 07 de abril de 2025 Atenciosamente Thiago Dias Setor de Engenharia E1 E2 E3 S 0 0 0 0 1 0 1 0 S1 1 1 S1 E1 E2 E3 O0 O1 O2 O3