Exercícios Resolvidos sobre Memórias - Arquitetura de Computadores

EXERCÍCIOS MEMÓRIAS 121 Uma dada memória tem capacidade de 16K 32 Quantas palavras ela armazena Qual é o número de bits por palavra Quantas células de memória ela contém 16384 32 524288 123 Qual é a capacidade de uma memória que tem 16 entradas de endereço quatro entradas de dados e quatro saídas de dados 64K x 4 127 Consulte a Figura 126 Determine as saídas de dados para cada uma das seguintes condições de entrada a A 1011 CS 1 OE 0 b A 0111 CS 0 OE 0 a Alta impedância b 11101101 EXERCÍCIOS MEMÓRIAS 129 Dada ROM tem capacidade de 16K 4 e estrutura interna semelhante à mostrada na Figura 127 a Quantos registradores há na matriz 16384 b Quantos bits há em cada registrador Quatro c Qual é a especificação dos decodificadores de que ela necessita Dois decodificadores 1 de 128 1211 A Figura 1245 mostra como os dados de uma ROM podem ser transferidos para um registrador externo Essa ROM tem os seguintes parâmetros de temporização tACC 250 ns e tOE 120 ns Suponha que novas entradas de endereço foram aplicadas na ROM 500 ns antes de ocorrer o pulso TRANSFER Determine a duração mínima do pulso TRANSFER para uma transferência de dados confiável 120 ns EXERCÍCIOS MEMÓRIAS 1215 Altere as conexões da MROM mostrada na Figura 129 de modo que armazene a função y 3x 5 1218 Outra aplicação com ROM é a geração de sinais de temporização e controle A Figura 1248 mostra uma de 16 8 com entradas de endereço acionadas por contador de módulo 16 para que os endereços sejam incrementados a cada pulso de entrada Suponha que a ROM seja programada conforme mostra a Figura 126 e esboce a forma de onda em cada saída à medida que os pulsos forem aplicados Ignore os atrasos da ROM Considere que o contador inicia em 0000 EXERCÍCIOS MEMÓRIAS 1219 Altere o programa armazenado na ROM do Problema 1218 para gerar a forma de onda D7 mostrada na Figura 1249 1220 Consulte o circuito gerador de funções mostrado na Figura 1219 a Qual é a frequência de clock que resulta em onda senoidal de 100 Hz na saída b Qual é o método usado para variar a amplitude de pico a pico da onda senoidal EXERCÍCIOS MEMÓRIAS 1221 O sistema mostrado na Figura 1250 é um gerador de forma de onda função Ele usa qua tro tabelas de 256 posições em uma memória ROM de 1 Kbyte para armazenar um ciclo de onda senoidal endereços de 000 a 0FF uma rampa com inclinação positiva endereços de 100 a 1FF uma com inclinação negativa 200 a 2FF e uma onda triangular 300 a 3FF A relação de fase entre os três canais de saída é controlada pelos valores iniciais carregados nos três contadores Os parâmetros críticos de temporização são tpdckQ e OEQ máx dos contadores 10 ns dos latches 5 ns e tACC da ROM 20 ns Analise o diagrama até entender como o circuito opera e em seguida responda a Na Figura 1250 os três latches da esquerda desempenham uma função que representa um dos blocos de construção básicos dos sistemas digitais como apresentado no Capítulo 9 Que função é essa 1222 Consulte o Problema 1221 a Se o contador A for carregado com 0 quais valores terão de ser carregados nos contadores B e C de maneira que o sinal A esteja 90 atrasado em relação a B e 180 atrasado em relação a C b Se o contador A for carregado inicialmente com 0 quais valores terão de ser carregados nos contadores B e C para gerar onda trifásica senoidal com 120 de deslocamento relativo entre cada saída c Qual deve ser a frequência dos pulsos na saída DAC para gerar onda senoidal de 60 Hz na saída d Qual é a frequência máxima da entrada do CK e Qual é a frequência máxima das formas de onda de saída f Qual é a finalidade do contador selecionador de função EXERCÍCIOS MEMÓRIAS 1230 A memória 21256 é uma DRAM de 256K 1 que consiste de uma matriz de células de 512 512 que têm de ser reavivadas dentro de 4 ms para que o dado seja mantido Cada vez que um ciclo CAS antes de RAS ocorre os circuitos de refresh internos ao CI reavivam uma linha da matriz no endereço de linha especificado por um contador de refresh O contador é incrementado após cada refresh A que taxa os ciclos de CAS antes de RAS devem ser aplicados para que os dados sejam mantidos EXERCÍCIOS MEMÓRIAS 1234 Descreva como modificar o circuito mostrado na Figura 1237 de modo que ele tenha capacidade de 16K 8 Use os mesmos tipos de PROM EXERCÍCIOS MEMÓRIAS 1238 Modifique o circuito de memória RAM mostrado na Figura 1242 da seguinte maneira substitua a porta OR por uma AND e desconecte sua saída de C conecte a saída da porta AND em E3 conecte C em GND Determine a faixa de endereço para cada módulo de RAM 1240 Um teste dinâmico é realizado na lógica de decodificação mostrada na Figura 1242 mantendo E 1 e conectando as saídas de um contador de seis bits nas entradas de endereço A10 a A15 As saídas do decodificador são monitoradas com um osciloscópio ou analisador lógico à medida que o contador é pulsado por um clock de 1 MHz A Figura 1252a mostra os sinais Quais são os defeitos mais prováveis 1243 Considere o sistema de memória RAM da Figura 1242 Um teste com padrão xadrez não é capaz de detectar certos defeitos Por exemplo considere que um circuito aberto na conexão da entrada A do decodificador Se um AUTOTESTE usando o padrão xadrez for realizado as mensagens mostradas declararão que a memória está OK a Explique por que o defeito do circuito não foi detectado b Como você modificaria o AUTOTESTE para que defeitos como esse fossem detectados 1243 Considere que os módulos de 1K 8 usados no circuito da Figura 1242 são formados por duas RAMs de 1K 4 As seguintes mensa gens foram impressas quando o autoteste foi realizado nesse sistema de RAM módulo 0 teste OK módulo 1 teste OK endereço 0800 falha nos bits 47 endereço 0801 falha nos bits 47 endereço 0802 falha nos bits 47 endereço 0BFE falha nos bits 47 endereço 0BFF falha nos bits 47 módulo 3 teste OK Analise essas mensagens e relacione os possíveis defeitos EXERCÍCIOS MEMÓRIAS Respostas 1215 Os seguintes transistores terão o terminal fonte des conectado Q0 Q2 Q5 Q6 Q7 Q9 e Q15 1219 Dados em hexa 5E BA 05 2F 99 FB 00 ED 3C FF B8 C7 27 EA 52 e 5B 1220 a 256 kHz b Ajuste Vref 1222 a B 40 hexa C 80 hexa b B 55 hexa C AA hexa c 15360 Hz d 286 MHz e 279 kHZ 1224 a 100 ns b 30 ns c 10 milhões d 20 ns e 30 ns f 40 ns g 10 milhões 1230 A cada 78 μs 1234 Acrescente mais quatro PROMs PROM4 até PROM7 no circuito Conecte suas saídas de dados e entradas de endereço aos barramentos de dados e endereço respectivamente Conecte AB13 à entrada C do decodificador e conecte as saídas 4 a 7 do decodificador às entradas CS das PROMs 4 a 7 respectivamente 1238 F000F3FF F400F7FF F800FBFF FC00FFFF 1240 A entrada B do decodificador está aberta ou permanentemente em nível ALTO 1242 Apenas os módulos 1 e 3 da RAM estão sendo testados 1243 O CI da RAM com as saídas de dados de 4 a 7 no módulo 2 não está funcionando adequadamente 1244 A saída 7 do módulo 3 da RAM está aberta ou permanentemente em nível ALTO 1246 Checksum 11101010 Exercícios Contadores B 71 Acrescente outro flipflop E no contador mostrado na Figura 71 O sinal de clock é uma onda quadrada de 8 MHz a Qual será a frequência na saída E Qual será o ciclo de trabalho desse sinal b Repita o item a para um sinal de clock com ciclo de trabalho de 20 por cento c Qual será a frequência na saída C d Qual é o módulo desse contador 71 a 250 kHz 50 b Os mesmos valores que em a c 1 MHz d 32 B 7 3 Considere que um contador binário de cinco bits inicie no estado 00000 Qual será sua contagem após 144 pulsos de entrada 73 100002 729 B 75 Um contador assíncrono de quatro bits é acionado por um sinal de clock de 20 MHz Desenhe as formas de onda na saída de cada FF se cada um deles tiver um tpd 20 ns Determine que estados de contagem caso existam não ocorrerão em virtude dos atrasos de propagação 75 Os estados 1000 e 0000 nunca ocorrem B 77 a Desenhe o diagrama do circuito para um contador síncrono de módulo 32 bDetermine fmáx para esse contador se cada FF tiver um tpd 20 ns e cada porta um tpd 10 ns 77 b 33 MHz 2 Exercícios Contadores B 711 Mude as entradas da porta NAND na Figura 79 de modo que o contador divida a frequência por 50 711 Substitua quatro entradas NAND por três entradas NAND acionando todos os CLRs FF CLRs cujas entradas são Q5 Q4 e Q1 Exercícios Contadores B 715 Determine a sequência de contagem do contador crescentedecrescente da Figura 711 715 O contador muda de estado entre 000 e 111 a cada pulso de clock Exercícios Contadores B 721 Consulte o circuito do CI contador da Figura 7106a 721 a 0000 0001 0010 0011 0100 0101 0110 01111000 1001 1010 1011 repeat b Módulo 12 c A frequência em QD MSB é 112 da frequência de CLDK d 333 B 729 Com uma entrada de clock de 6 MHz em um 74ALS163 que tenha as quatro entradas de controle em nível ALTO determine a frequência de saída e o ciclo de trabalho para as cinco saídas inclusive RCO Exercícios Contadores 731 A frequência de fin é 6 MHz na Figura 7108 Os dois CIs contadores foram conectados em cascata assincronamente de modo que a frequência de saída produzida pelo contador U1 é a frequência de entrada do contador U2 Determine a frequência de saída para fout1 e fout2 731 Frequência em fout1 500 kHz em fout2 100 kHz B 733 Projete um circuito divisor de frequência que produza as três seguintes frequências de sinal de entrada 15 MHz 150 kHz e 100 kHz Use os contadores 74HC162 e 74HC163 e todas as portas necessárias A frequência de entrada é 12 MHz 733 12M8 15M 15M10 150k 15M15 100k 743 a Projete um contador síncrono usando FFs JK que tenha a seguinte sequência 000 010 101 110 e repete Os estados indesejáveis não usados 001 011 100 e 111 têm de levar o contador sempre para 000 no próximo pulso de clock b Redesenhe o contador do item a sem restrição sobre os estados não usados ou seja seus PRÓXIMOS estados podem ser de irrelevância Compare com o projeto do item a Exercícios Contadores 745 Projete um contador BCD decrescente síncrono autorreciclável com um FF JK usando PRÓXIMOS estados de irrelevância 747 Projete um contador binário decrescente de módulo 8 síncrono autorreciclável com um FFs D Exercícios Contadores