Introdução à Arquitetura MIPS e Componentes de Hardware

C208 Arquitetura de Computadores Prof Yvo C208 Arquitetura de Computadores Capítulo 1 Introdução à Arquitetura de Computadores parte 3 Prof Yvo Marcelo Chiaradia Masselli 1 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes Caminho de Dados e Controle 2 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes do Hardware O Hardware do processador MIPS é composto de Banco de Registradores Memória de Dados Memória de Programa Unidade de Controle ALU Unidade Lógica e Aritmética Circuitos auxiliares portas lógicas multiplexadores somadores etc 3 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes do Hardware Circuitos auxiliares Portas lógicas 4 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes do Hardware Circuitos auxiliares Multiplexadores if d0 c a else c b Mux de 2 canais 5 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes do Hardware Circuitos auxiliares Somadores A B S S A B 6 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes do Hardware Banco de Registradores 32 32 32 7 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes do Hardware Banco de Registradores 8 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes do Hardware Memórias Programa instruções Dados 32 32 32 32 32 9 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Componentes do Hardware Unidade Lógica e Aritmética ULA 32 32 32 1 10 C208 Arquitetura de Computadores Prof Yvo Passos de execução das instruções Buscar uma instrução na memória Interpretar a instrução Atualizar o registrador PC Trazer se for o caso os operandos para a CPU Executar a operação Armazenar se for o caso os dados de saída Repetir o processo com uma nova instrução Arquitetura MIPS Caminho de Dados e de Controle 11 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Busca da Instrução PC é atualizado ao final de cada ciclo de clock para PC PC 4 O valor 4 numa das entradas do somador indica que a próxima instrução está armazenada 4 bytes 32 bits depois do valor corrente do PC 12 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Execução das instruções Tipo R Leitura de dois registradores Realização da operação aritméticalógica Escrita do resultado no registrador Uso dos componentes Banco de registradores ALU Exemplos add t0 t1 t2 sub s0 s1 s2 13 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Execução das instruções Tipo R Exemplo add t0 t1 t2 14 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Execução das instruções Tipo I LoadStore Instruções com valor imediato de 16 bits Leitura dos operandos a partir dos registradores Calcula o endereço usando um deslocamento de 16 bits Uso da ALU com o componente de extensão de sinal Load lê a memória e atualiza o registrador Store escreve o valor do registrador na memória 15 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Execução das instruções Tipo I LoadStore Exemplo lw t0 4t5 Sign extend Valor imediato 16 bits em CPL2 Transforma em 32 bits CPL2 16 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Instruções Tipo R e I conflito no Hardware COMO RESOLVER 17 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Instruções Tipo R e I TipoR ALUSrc 0 e MemtoReg 0 TipoI lw e sw ALUSrc 1 e MemtoReg 1 18 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Exercícios Mostre o caminho de dados para as instruções a seguir indicando os valores de todos os bits necessários para a execução das instruções a add t5 t4 t3 b addi t0 s0 0x40 c sw t0 12t1 d lw t5 16t0 19 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Exercícios Complete a tabela 20 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Execução das instruções Tipo I Desvio condicional Branch beq Leitura dos operandos a partir dos registradores Comparação dos dois através da ALU Subtração dos dois e caso sejam iguais a saída Zero é setada Cálculo do endereço destino Se houver desvio PC 4 deslocamento 21 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Execução das instruções Tipo I Branch Exemplo beq t0 t1 LABEL Endereço destino é relativo a próxima instrução Endereço destino PC 4 offset O offset deve ser deslocado de 2 bits para a esquerda de modo que seja um offset de palavra 32 bits não de byte 22 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle O caminho quase completo 23 C208 Arquitetura de Computadores Prof Yvo Arquitetura MIPS Caminho de Dados e de Controle Exercícios Mostre o caminho de dados para as instruções a seguir indicando os valor de todos os bits necessários para a execução das instruções a add S2 S3 S4 b addi t3 t0 0x55 c sw t3 8s1 d beq t0 t1 0x24 24 C208 Arquitetura de Computadores Prof Yvo Controle da ALU A ALU possui três entradas e são usadas somente cinco das oito possíveis combinações de acordo com o campo de Função em algumas instruções 6 bits Arquitetura MIPS Caminho de Dados e de Controle 25 C208 Arquitetura de Computadores Prof Yvo Controle da ALU A saída da unidade de controle para a ALU é um sinal de 2 bits ALUop que controla diretamente a ALU gerando uma das cinco combinações necessárias O campo ALUOp indica se a operação é de soma 00 para lw e sw subtração 01 para beq ou se deve ser determinada pelo campo func 10 para instruções lógicas e aritméticas Soma Sub Soma Sub And Or Slt Arquitetura MIPS Caminho de Dados e de Controle 26 C208 Arquitetura de Computadores Prof Yvo Controle da ALU 2 3 Arquitetura MIPS Caminho de Dados e de Controle 27 C208 Arquitetura de Computadores Prof Yvo Controle da ALU Arquitetura MIPS Caminho de Dados e de Controle ALUop vindo da UC 28 Seleciona se o Reg Escrita Vem do 2º Ou 3º Registrador no opcode C208 Arquitetura de Computadores Prof Yvo Unidade de Controle A UC deve gerar todos os sinais de controle para o circuito Arquitetura MIPS Caminho de Dados e de Controle 29 C208 Arquitetura de Computadores Prof Yvo Unidade de Controle Reg Dest ALU fonte MemPar aReg EscR eg LerM em EscM em DvC branch ALU op1 ALU op2 Arquitetura MIPS Caminho de Dados e de Controle 30 C208 Arquitetura de Computadores Prof Yvo Unidade de Controle DvC sinal para uso na instrução beq Arquitetura MIPS Caminho de Dados e de Controle 31 C208 Arquitetura de Computadores Prof Yvo Quase completo ainda não executa a instrução de jump Arquitetura MIPS Caminho de Dados e de Controle 32 C208 Arquitetura de Computadores Prof Yvo A instrução de jump Esta instrução é similar a de desvio condicional Porém produz o endereço alvo de desvio de forma diferente O campo de endereço 26 bits é transformado para 28 bits shift Os 2 bits menos significativos são sempre iguais a zero 00 Os 26 bits são fornecidos pela própria instrução Os 4 bits mais significativos formando 32 bits são obtidos do PC corrente PC 4 Assim o endereço alvo de desvio é resultado da combinação de 4 bits mais significativos do valor PC 4 que são os bits de 31 a 28 26 bits do campo imediato da instrução de desvio incondicional e 2 bits menos significativos em 0 O sinal da unidade de controle DvI ativa o multiplexador que carrega o PC Arquitetura MIPS Caminho de Dados e de Controle 33 C208 Arquitetura de Computadores Prof Yvo A instrução de jump Arquitetura MIPS Caminho de Dados e de Controle 34 C208 Arquitetura de Computadores Prof Yvo Caminho completo Executa instruções TipoR TipoI e Tipo J Arquitetura MIPS Caminho de Dados e de Controle 35 DvI DvC C208 Arquitetura de Computadores Prof Yvo Exercícios Mostre o caminho de dados e de controle com o valor de todos os sinais para as instruções a seguir a add t1 t0 t2 b and s0 s1 s0 c addi t3 t0 5 d addi t0 zero 1 e lw t0 24s0 f sw t1 4s1 g beq s0s1100 h j 350 Arquitetura MIPS Caminho de Dados e de Controle 36