Exercícios Resolvidos - Circuitos Sequenciais e Arquitetura de Processador com CPF

Aluno CPF Nº 1O circuito sequencial da FSM mostrado na Fig1 tem uma entrada E e uma saída Z Considere que o estado inicial da FSM EABC é igual a representação BCD do segundo dígito mais significativos do CPFCPF par e EABC é igual a representação BCD do segundo dígito menos significativos do CPFCPF ímpar e RESET igual a 0 Então determine os estados e saídas da FSM depois de 5 pulsos de clock Solução RESET E Fig1 powered by FreeWHAcom Fig1 EABC ESTADO INICIAL CLK 1 2 3 4 5 NSABC Z CPF Segundo DMS Segundo DLS Entrada EABC bin Valor da questão 5 Cada coluna completamente correta 1 2 A arquitetura simplificada do processador da Fig2 tem a posição da memória 00H gravada com a representação BCD A7A6A5A4A3A2A1A0 dos dois dígitos menos significativos do CPF Considere que o endereço da memória A5A4A3A2A1A0 está gravado com a representação BCD dos dois números mais significativos do CPF Após a execução da sequência de microoperações mostradas indique em binário o conteúdo dos registradores PC IR CI ACC e MAR depois da execução da última microoperação Considere que todos os demais registradores inicialmente estão resetados Solução Fig4 Seu CPF Representação BCD dos dois número mais significativos do CPF bin Representação BCD dos dois números menos significativos do CPF bin Conteúdo da locação de memória 00H bin PC bin IR binCI binACC binMAR bin Valor da questão 5 Cada item completamente correto 1 Clock Microoperação Comentários 1 TPC 2 E RW TB 3 IPC 4 TIR 5 E RW W 6 R WA 7 R WA 8 C 9 I 10 R WA Atualizada em 220923 powered by FreeWHAcom