Projeto de Amplificador Diferencial - Comentários e Roteiro da Prova 2

Comentários sobre a Prova 2 Projeto do Amplificador Diferencial A seguir é fornecido um possível roteiro de projet dentro muitas possibilidades Alguns parâmetros são flexibilizados para maior adequação do projeto 1 Ponto de polarização do par diferencial Por especificações do projeto impõese VDD VSS VCM entrada e IDI2 Na saturação o NMOS operará com IDI212 kn WLn Vovn2 1λn VDSn 1 Note que neste momento há 1 equação e 6 incógnitas Wn Ln Vovn e VDSn sendo 2 dependentes WLn e λnλAnLn Podemos eliminar duas variáveis independentes a partir das seguintes escolhas VDSnVGSn VDnVGnVCM entrada e LnLmín menor possível Restam então Wn e Vovn para 1 equação Podemos então analisar a imposição de ganho Avdgmronrop onde ron é a resistência de saída de cada NMOS do par diferencial e rop é a resistência de saída de cada PMOS da carga ativa Se fizermos a hipótese ropron então Avd12 gm ron onde gmIDVovn2I2Vovn2IVovn e ronVAnIDnVAn Ln12 kn WLn Vovn2 Avd12 IVovn VAn Ln12 kn WLn Vovn2 2 A partir das equações 1 e 2 podemos escolher um par Vovn Wn adequado ou seja Vovn o mais próximo de 02 V e Wn o mais próximo do limite da tecnologia menor área A partir do projeto do par diferencial já teremos VDnVGnVCM entrada 3 e VSnVGn VGSnVCM entrada Vtn Vovn 4 Note que 3 impõe um ponto de polarização da carga ativa PMOS enquanto 4 impõe um ponto de polarização do espelho corrente Cascade NMOS 2 Ponto de polarização do espelho de corrente Cascade Vsn da Equação 4 I da fonte de corrente do par diferencial Vss Dividindose igualmente entre cada transistor do Cascade a queda de tensão VsnVss obtemse VDSn 12 cascade VCM entrada do par dif Vtn do par dif Vovn Vss 5 De forma semelhante podese adotar VDn cascadeVGn cascade Devido às nossas escolhas a tensão no resistor da fonte de corrente será Vds Vsn VDD Vgn entrada Vtn Vovn e portanto R VDD Vgn entrada Vtn Vovn IREF onde IREF I escolha de projeto 3 Ponto de polarização da carga ativa Por escolha de projeto VDP VDn VGn VCm entrada VDD VGP VDP VSP VDD logo VSDP VDD VCM entrada VSGP VDD VCM entrada Vovpl VSGP Vtpl VDD VCM entrada Vtpl de forma a eliminar a variável Vovn cascado VGSn cascado Vtxn Esta escolha pode ser alterada posteriormente caso WLn cascado não seja factível A polarização Vdsn e Vgsn de cada NMOS do cascado pode ser idêntica de forma que IDncascado I 12 Kn WLn cascado Vocn cascado² 1 dnVdsn cascado Note que com as imposições feitas sobre Vdsn e Vgsn do Cascado resta somente determinar Wn e Ln de cada NMOS do cascado Normalmente adotase o critério de menor área W x L possível sabendo que W limite da tecnologia e L limite da tecnologia Lembrese que o Ln cascado impactará no valor de dn cascado 1 vAn Ln cascado Neste caso quanto maior o L melhor pois rn cascado É necessário realizar novas hipóteses para projetar os NMOS da fonte de corrente Em primeiro lugar visto que impusemos Vdsn cascado VGsn cascado os 4 NMOS da cascado operarão no mesmo ponto de polarização VGsn Vdsn A corrente IREF é tal que IDncascado IREF 12 Kn WLn Vocn cascado² 1 dinVdsn cascado Se VGsn e VDSn e consequentemente Vovn de cascado já estão fixados então basta definir IREF para encontrar Wn e Ln do cascado do lado da fonte de corrente Se supusermos IREF I então podemos trabalhar com os 4 NMOS do cascado idênticos Portanto IDp I2 12 Kp WLp V2ovp 1 λp VSDP restando dimensionar Wp e Lp de forma 2 Wp limite tecnológico Lp limite tecnológico Wp x Lp área Wp e Lp λp VAp Lp1 Lp e por fim é necessário verificar que rop ron onde rop carga ativa par dif rop VAp Lp carga ativa Tdp VAp Lp 12 Kp WLp V2ovp