·
Engenharia da Computação ·
Outros
Envie sua pergunta para a IA e receba a resposta na hora
Texto de pré-visualização
Forma de Gatilho ou Disparo Os circuitos digitais podem ser sensíveis a 4 instantes distintos da onda de relógio São estes Borda de Subida O circuito sensível à borda de subida do relógio somente é disparado ou executa sua função após este instante ficando em repouso durante todo restante do ciclo de relógio até que chegue outra borda de subida Relógio Instante de disparo Entradas Saída Ck Entrada de relógio A B Representação 2023 Prof Mario F G Boaratti Eletrônica Digital Borda de Descida O circuito sensível à borda de descida do relógio somente é disparado ou executa sua função após este instante ficando em repouso durante todo restante do ciclo de relógio até que chegue outra borda de descida Relógio Instante de disparo Entradas Saída Ck Entrada de relógio A B Representação Os circuitos que são sensíveis à borda de descida possuem a entrada de relógio representada com um pequeno círculo indicando uma negação 1 11 Nível Alto O circuito sensível ao nível alto da onda de relógio somente é disparado ou executa sua função quando o pulso de relógio atingir um nível considerado alto 1 lógico continuando habilitado até que o pulso volte a um valor baixo 0 lógico Relógio Circuito habilitado Entradas Saída Ck Entrada de relógio A B Representação Prof Mario F G Boaratti Nível Baixo O circuito sensível ao nível baixo da onda de relógio somente é disparado ou executa sua função quando o pulso de relógio atingir um nível considerado baixo 0 lógico continuando habilitado até que o pulso volte a um valor alto 1 lógico Relógio Circuito habilitado Entradas Saída Ck Entrada de relógio A B Representação 2 11 FLIPFLOP Introdução Um dos elementos mais importantes de um sistema digital é a memória ou dispositivo para armazenar informações O flipflop é um exemplo de memória a semicondutor Cada flipflop é capaz de armazenar um só bit de informação Portanto para armazenarmos um byte necessitamos de 8 flipflops Dependendo da forma de gatilhamento ou seja das suas entradas o flipflop é chamado de RS JK D ou T Basicamente o flipflop é um multivibrador biestável possui dois estados estáveis possui uma ou mais entradas que o faz passar de um estado para outro Os dois estados definidos em sua saída Q podem assumir 0 ou 1 Exemplo Se Q 1 à Q 0 e viceversa Prof Mario F G Boaratti FLIPFLOP TIPO RS O FlipFlop RS possui duas entradas uma denominada de Set S e uma denominada de Reset R A saída Q é função de RS conforme a tabela verdade R S Q Q Símbolo Ck Onde Qn1 é o estado futuro logo após o pulso de clock 3 11 Ck R S Q Diagrama de tempo do flipflop RS Supondo um flipflop RS gatilhado pela borda de subida teremos Prof Mario F G Boaratti J K Q Q Símbolo Ck FLIPFLOP TIPO JK No flipflop RS a combinação de entradas SR 11 não é permitida porque produz Q Q No JK este problema não existe pois 11 nas entradas implica na inversão do estado da saída 4 11 K Q Ck J Diagrama de tempo do flipflop JK Supondo um flipflop JK gatilhado pela borda de descida teremos Prof Mario F G Boaratti FLIPFLOP TIPO T O flipflop tipo T é construído a partir do flipflop JK bastando para isto curtocircuitar as entradas J e K como pode ser visto na figura abaixo J K Q Q Símbolo Ck T Ck T Q Q Símbolo Ck T Ck Observando a tabela verdade do flipflop JK podemos montar a tabela verdade do tipo T 5 11 O flipflop tipo D delay simplesmente armazena o que tem na entrada quando o clock ocorre Pode ser implementado utilizandose o flipflop JK invertendose uma das entradas em relação à outra como pode ser visto a seguir FLIPFLOP TIPO D J K Q Q Símbolo Ck D Ck D Q Q Símbolo Ck D Ck Observandose a tabela verdade do flipflop JK levandose em conta a porta inversora na entrada obtemos a tabela verdade do flipflop tipo D Prof Mario F G Boaratti Ck D Q Diagrama de tempo do flipflop tipo D Supondo um flipflop D gatilhado pela borda de subida teremos 6 11 Preset e Clear são entradas usadas para forçar a saída Q para o estado 1 set ou 0 reset respectivamente Estas operações independem de outras entradas e não devem ser acionadas simultaneamente pois acarretariam na saída uma situação não permitida FLIPFLOP COM PRESET E CLEAR Normalmente essas entradas são ativadas com nível baixo ou seja PR 0 Q 1 CL 0 Q 0 Contudo podemos ter flipflops com preset e clear ativados por frente positiva ou frente negativa Podem ainda ser síncronos com o clock ou assíncronos Exemplo de representação em um flipflop JK com preset e clear Prof Mario F G Boaratti EXERCÍCIO 1a Dado o FlipFlop abaixo determinar a forma de onda na saída Q para as diversas condições apresentadas no diagrama de tempo Ck PR CL J K Q Sendo Preset e Clear síncronos 7 11 EXERCÍCIO 1b Idem ao exercício 1ª sendo Preset e Clear assíncronos Ck PR CL J K Q Prof Mario F G Boaratti Rel T Q Ck T Q Ck T Q Ck T Q Ck Q1 Q2 Q3 Q4 1 2 Dado o circuito abaixo utilizando FlipFlop tipo T mostre a forma de onda nas saídas Q1 Q2 Q3 Q4 sendo que todas saídas estão inicialmente em 0 Os FF são sensíveis a borda de subida 3 Sendo a frequência do relógio Rel igual a 500 kHz qual será a frequência em cada saída EXERCÍCIOS 8 11 Q1 Q2 Q3 Q4 Solução do Ex2 Prof Mario F G Boaratti Q1 Q2 Q3 Q4 4 Repetir o exercício 2 usando flipflops com sincronismo na borda de descida 9 11 Exemplos de FlipFlops comerciais Prof Mario F G Boaratti 10 11 Símbolos no padrão IEEEANSI Prof Mario F G Boaratti 11 11
Envie sua pergunta para a IA e receba a resposta na hora
Texto de pré-visualização
Forma de Gatilho ou Disparo Os circuitos digitais podem ser sensíveis a 4 instantes distintos da onda de relógio São estes Borda de Subida O circuito sensível à borda de subida do relógio somente é disparado ou executa sua função após este instante ficando em repouso durante todo restante do ciclo de relógio até que chegue outra borda de subida Relógio Instante de disparo Entradas Saída Ck Entrada de relógio A B Representação 2023 Prof Mario F G Boaratti Eletrônica Digital Borda de Descida O circuito sensível à borda de descida do relógio somente é disparado ou executa sua função após este instante ficando em repouso durante todo restante do ciclo de relógio até que chegue outra borda de descida Relógio Instante de disparo Entradas Saída Ck Entrada de relógio A B Representação Os circuitos que são sensíveis à borda de descida possuem a entrada de relógio representada com um pequeno círculo indicando uma negação 1 11 Nível Alto O circuito sensível ao nível alto da onda de relógio somente é disparado ou executa sua função quando o pulso de relógio atingir um nível considerado alto 1 lógico continuando habilitado até que o pulso volte a um valor baixo 0 lógico Relógio Circuito habilitado Entradas Saída Ck Entrada de relógio A B Representação Prof Mario F G Boaratti Nível Baixo O circuito sensível ao nível baixo da onda de relógio somente é disparado ou executa sua função quando o pulso de relógio atingir um nível considerado baixo 0 lógico continuando habilitado até que o pulso volte a um valor alto 1 lógico Relógio Circuito habilitado Entradas Saída Ck Entrada de relógio A B Representação 2 11 FLIPFLOP Introdução Um dos elementos mais importantes de um sistema digital é a memória ou dispositivo para armazenar informações O flipflop é um exemplo de memória a semicondutor Cada flipflop é capaz de armazenar um só bit de informação Portanto para armazenarmos um byte necessitamos de 8 flipflops Dependendo da forma de gatilhamento ou seja das suas entradas o flipflop é chamado de RS JK D ou T Basicamente o flipflop é um multivibrador biestável possui dois estados estáveis possui uma ou mais entradas que o faz passar de um estado para outro Os dois estados definidos em sua saída Q podem assumir 0 ou 1 Exemplo Se Q 1 à Q 0 e viceversa Prof Mario F G Boaratti FLIPFLOP TIPO RS O FlipFlop RS possui duas entradas uma denominada de Set S e uma denominada de Reset R A saída Q é função de RS conforme a tabela verdade R S Q Q Símbolo Ck Onde Qn1 é o estado futuro logo após o pulso de clock 3 11 Ck R S Q Diagrama de tempo do flipflop RS Supondo um flipflop RS gatilhado pela borda de subida teremos Prof Mario F G Boaratti J K Q Q Símbolo Ck FLIPFLOP TIPO JK No flipflop RS a combinação de entradas SR 11 não é permitida porque produz Q Q No JK este problema não existe pois 11 nas entradas implica na inversão do estado da saída 4 11 K Q Ck J Diagrama de tempo do flipflop JK Supondo um flipflop JK gatilhado pela borda de descida teremos Prof Mario F G Boaratti FLIPFLOP TIPO T O flipflop tipo T é construído a partir do flipflop JK bastando para isto curtocircuitar as entradas J e K como pode ser visto na figura abaixo J K Q Q Símbolo Ck T Ck T Q Q Símbolo Ck T Ck Observando a tabela verdade do flipflop JK podemos montar a tabela verdade do tipo T 5 11 O flipflop tipo D delay simplesmente armazena o que tem na entrada quando o clock ocorre Pode ser implementado utilizandose o flipflop JK invertendose uma das entradas em relação à outra como pode ser visto a seguir FLIPFLOP TIPO D J K Q Q Símbolo Ck D Ck D Q Q Símbolo Ck D Ck Observandose a tabela verdade do flipflop JK levandose em conta a porta inversora na entrada obtemos a tabela verdade do flipflop tipo D Prof Mario F G Boaratti Ck D Q Diagrama de tempo do flipflop tipo D Supondo um flipflop D gatilhado pela borda de subida teremos 6 11 Preset e Clear são entradas usadas para forçar a saída Q para o estado 1 set ou 0 reset respectivamente Estas operações independem de outras entradas e não devem ser acionadas simultaneamente pois acarretariam na saída uma situação não permitida FLIPFLOP COM PRESET E CLEAR Normalmente essas entradas são ativadas com nível baixo ou seja PR 0 Q 1 CL 0 Q 0 Contudo podemos ter flipflops com preset e clear ativados por frente positiva ou frente negativa Podem ainda ser síncronos com o clock ou assíncronos Exemplo de representação em um flipflop JK com preset e clear Prof Mario F G Boaratti EXERCÍCIO 1a Dado o FlipFlop abaixo determinar a forma de onda na saída Q para as diversas condições apresentadas no diagrama de tempo Ck PR CL J K Q Sendo Preset e Clear síncronos 7 11 EXERCÍCIO 1b Idem ao exercício 1ª sendo Preset e Clear assíncronos Ck PR CL J K Q Prof Mario F G Boaratti Rel T Q Ck T Q Ck T Q Ck T Q Ck Q1 Q2 Q3 Q4 1 2 Dado o circuito abaixo utilizando FlipFlop tipo T mostre a forma de onda nas saídas Q1 Q2 Q3 Q4 sendo que todas saídas estão inicialmente em 0 Os FF são sensíveis a borda de subida 3 Sendo a frequência do relógio Rel igual a 500 kHz qual será a frequência em cada saída EXERCÍCIOS 8 11 Q1 Q2 Q3 Q4 Solução do Ex2 Prof Mario F G Boaratti Q1 Q2 Q3 Q4 4 Repetir o exercício 2 usando flipflops com sincronismo na borda de descida 9 11 Exemplos de FlipFlops comerciais Prof Mario F G Boaratti 10 11 Símbolos no padrão IEEEANSI Prof Mario F G Boaratti 11 11