Prova de Arquitetura de Computadores - Codificação e Sistemas Computacionais

Página 2 de 16 COMPETÊNCIAS Compreender técnicas básicas de codificação e representação digital da informação Descrever os conceitos fundamentais que estão na base dos sistemas computacionais Construção de circuitos digitais de média complexidade Descrever os blocos básicos de um computador e suas unidades funcionais Construir programas simples em Assembly Saber relacionar as instruções das linguagens de alto nível com a sua representação em código máquina Página 5 de 16 Enunciado Grupo I 5 valores 1 Considere uma função lógica FABCD em que A é a variável de maior peso e D a variável de menor peso A distribuição de mintermos m e indiferenças md da função FABCD é a seguinte ABCD 00 01 11 10 00 1 X 1 0 01 0 0 0 X 11 1 1 X 0 10 X 0 0 1 1 a 15 Construa o mapa de Karnaugh e simplifique a função de modo a obter uma soma de produtos ABCD 00 01 11 10 00 1 X 1 0 01 0 0 0 X 11 1 1 X 0 10 X 0 0 1 𝑨𝑩𝑪 𝑨𝑩𝑪 𝑨𝑩𝑫 𝑨𝑩𝑫 1 b 05 apenas exame Duplique o mapa obtido na alínea anterior e simplifique a expressão de forma a obter um produto de somas ABCD 00 01 11 10 00 1 X 1 0 01 0 0 0 X 11 1 1 X 0 10 X 0 0 1 𝑨 𝑩𝑨 𝑪 𝑫𝑩 𝑪𝑨 𝑩 𝑫 Página 6 de 16 NOTA Na sua resolução marque os laços utilizados no mapa e faça corresponder cada termo da função resultante com o laço que lhe dá origem Caso contrário a resposta não se considera justificada 2 Efetue as seguintes conversões entre bases numéricas 2 a 05 Represente o número BC3h em base 8 Hexadecimal BC3h Binário 101111000011b Binário 101111000011b Base 8 57038 2 b 05 apenas exame Represente o número 7048 em base 10 Base 8 704 Fórmula 782084 7644 452 3 Efetue as seguintes conversões 3 a 1 Represente o número 97 em binário com 8 bits utilizando a técnica de complemento para 2 Conversão para binário 97 64 32 1 26 25 1 1100001b Binário de 8 bits 01100001b Complemento 10011110b Mais 1 10011111b Página 7 de 16 3 b 1 apenas exame Considere a seguinte norma baseada na recomendação IEEE754 mas adaptada para 16 bits S1 E5 F10 Número1S 1F 2E15 Represente em notação decimal o número 1110000111000000 Número 1110000111000000 S1 E11000 F0111000000 Número 111011122415 Número 1011100000b 1 32 64 128 512 736 Grupo II 5 valores Considere a seguinte função lógica de três variáveis FABC Formato linear FABCBACBACC 1 15 Simplifique algebricamente a função F 𝐵 𝐴 𝐶𝐵 𝐴𝐶 𝐶 𝐵 𝐴 𝐶𝐵 𝐴 𝐶 𝐵𝐵 𝐵𝐴 𝐴𝐵 𝐴𝐴 𝐶𝐵 𝐶𝐴 𝐶 𝐵𝐴 𝐴𝐵 𝐶𝐵 𝐶𝐴 𝐶 𝐵𝐴 𝐴𝐵 𝐶 2 1 apenas exame Indique uma expressão lógica que implemente a função F utilizando apenas portas NAND desenhando o circuito correspondente Página 8 de 16 𝐵𝐴 𝐴𝐵 𝐶 𝐵𝐴 𝐴𝐵 𝐶 𝐵𝐴 𝐴𝐵 𝐶 Desenho NAND NANDNANDBBNANDAA NANDAB NANDCC 3 1 apenas exame Indique uma expressão lógica que implemente a função F utilizando apenas portas NOR desenhando o circuito correspondente 𝐵 𝐴 𝐶𝐵 𝐴 𝐶 𝐵 𝐴 𝐶 𝐶𝐵 𝐴 𝐶 𝐵 𝐴 𝐶𝐵 𝐴 𝐶 𝐵 𝐴 𝐶𝐵 𝐴 𝐶 𝐵 𝐴 𝐶 𝐵 𝐴 𝐶 Desenho NOR NORNORBBAC NORBNORAAC 4 15 Implemente a função recorrendo a um descodificador de 2 bits 𝐵𝐴 𝐴𝐵 𝐶 A2 B1 EN1 00 1 Página 9 de 16 01 C 10 C 11 1 Função assumindo os nomes 00 a 11 para as saídas do descodificador OR 00 11 C Grupo III 5 valores Considere um sistema sequencial síncrono com duas entradas e uma saída A saída é inicialmente 0 O valor da saída deve trocar sempre que nas entradas os últimos dois elementos tenham o mesmo número de valores a 1 Exemplo de funcionamento Entrada 1 1 0 0 1 1 0 0 1 1 0 0 0 0 Entrada 2 0 1 0 0 0 1 0 1 1 1 1 0 0 Saída 0 1 1 1 1 0 0 1 0 0 0 0 1 No instante 2 as sequências de entrada eram de 10 e 01 tinham ambas 1 pelo que o valor da saída trocou para 1 No instante 6 as entradas eram de 10 e 01 pelo que o valor da saída volta a trocar Nas restantes trocas as entradas eram de 01 e 01 de 11 e 11 e de 00 e 00 1 2 Determine o diagrama de estados Nota existem 4 bits para as duas últimas entradas ou seja 16 estados mais 1 bit para a saída anterior ou seja 32 estados no pior caso de não se agrupar nada Infelizmente não podem haver muitos agrupamentos previstos inicialmente pelo que o número de estados é bastante elevado Contabilizado com a totalidade resoluções simplificadas mas relacionadas com o enunciado que tenha 4 ou mais estados Máquina de Moore Página 10 de 16 S0 vaziovazio saída 0 0011S1 01S2 10S3 S1 AA saída 1 0011S0 01S4 10S5 S2 A0A1 saída 0 0011S6 01S7 10S8 S3 A1A0 saída 0 0011S9 01S10 10S11 S4 A0A1 saída 1 0011S12 01S13 10S14 S5 A1A0 saída 1 0011S15 01S16 10S17 S6 0A1A saída 0 0011S1 01S2 10S3 S7 0011 saída 0 0011S9 01S7 10S8 S8 0110 saída 1 0011S15 01S16 10S17 S9 1A0A saída 0 0011S1 01S2 10S3 S10 1001 saída 1 0011S12 01S13 10S14 S11 1100 saída 0 0011S9 01S10 10S11 S12 0A1A saída 1 0011S0 01S4 10S5 S13 0011 saída 1 0011S12 01S13 10S14 S14 0110 saída 0 0011S9 01S10 10S11 S15 1A0A saída 1 0011S0 01S4 10S4 S16 1001 saída 0 0011S6 01S7 10S8 S17 1100 saída 1 0011S15 01S16 10S17 Página 11 de 16 2 1 efólio Global apenas Reproduza o exemplo de funcionamento para os valores da entrada com o diagrama de estados da alínea 1 Assuma que o estado inicial é 0 e determine a saída e o número do estado a cada instante Entrada 1 1 0 0 1 1 0 0 1 1 0 0 0 0 Entrada 2 0 1 0 0 0 1 0 1 1 1 1 0 0 Saída 0 0 1 1 1 1 0 0 1 0 0 0 0 Estado S0 S3 S10 S12 S5 S17 S16 S6 S1 S0 S2 S7 S9 saída desfasada do exemplo devido a ser uma máquina de Moore 2 2 apenas exame Construa a tabela de transição de estados correspondente ao diagrama de estados Avaliado com base na pergunta 1 Com 18 estados é preciso 5 variáveis de estado com as duas entradas faz um total de 7 variáveis A tabela de transição de estados tem 128 linhas Contabilizada na totalidade tabelas iniciadas e corretas com 4 ou mais linhas E1 E2 s4 s3 s2 s1 s0 s4 s3 s2 s1 s0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 s4 s3 s2 s1 s0 Saída 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 Página 12 de 16 0 0 0 1 1 0 3 1 apenas exame Simplifique as variáveis de saída Avaliado com base na pergunta 2 Para tabela incompleta devido a ser muito grande valorizada a indicação das variáveis dependentes neste caso seriam 5 variáveis No entanto o mapa ainda é fazível s432s10 00 01 11 10 000 0 1 0 0 001 1 1 0 0 011 1 1 1 0 010 1 0 0 1 110 X X X X 111 X X X X 101 X X X X 100 0 1 X X 𝒔𝟑𝒔𝟐 𝒔𝟎 𝒔𝟐𝒔𝟏 𝒔𝟑 𝒔𝟏 𝒔𝟎 𝒔𝟑𝒔𝟐𝒔𝟎 Página 13 de 16 Grupo IV 5 valores 1 2 apenas exame Indique as instruções em assembly do P3 que implementam as seguintes funcionalidades 1 a Escreva em assembly do P3 uma instrução que Coloca em R1 o conteúdo de R2 e em R2 o conteúdo de R1 1 b Escreva em assembly do P3 uma instrução que Coloca na pilha o conteúdo da posição de memória em R1 1 c Escreva em assembly do P3 uma instrução que Salto condicional absoluto para label se a última operação aritmética não gerou excesso mesmo sendo um número inteiro com sinal pode ser representado correctamente 1 d Escreva em assembly do P3 uma instrução que Coloca em R1 a disjunção dos bits de R1 com os bits na posição de memória em R2 a XCH R1 R2 b PUSH MR1 c JMPNO label d OR R1MR2 Página 14 de 16 2 3 Elabore uma subrotina no assembly do P3 que receba no registo R1 o valor de n no registo R2 o valor de b e no registo R3 o endereço de memória para retorno do resultado da função EP1A11 O valor n e b é um inteiro positivo tal como todas as variáveis na função O Mod é o resto da divisão inteira sendo a operação IntNB para ser realizada no modo inteiro O resultado dever ser colocado no endereço indicado em R3 sendo decrementado em cada passo de modo a colocar o resultado da iteração atual à esquerda do resultado colocado anteriormente Exemplo R1 7 R2 3 Pretendese que efetue faça o resto da divisão de 7 por 3 sendo o resultado 1 ou seja R31 N fica com Int732 Na iteração seguinte considerase o resto da divisão de 2 por 3 sendo o resultado 2 ou seja R32 1 N fica com Int230 Sendo N0 o ciclo está terminado e o resultado é 21 EP1A11 CMP R1 R0 se R1N 0 terminar BRZ Fim termina quando N igual a 0 MOV R4 R2 Página 15 de 16 DIV R1R4 NB resultado em R1 resto em R4 MOV MR3 R4 guardar o resto o NR1 ficou OK DEC R3 BR EP1A11 Fim RET Página 16 de 16 Anexo Primeiras potências de 2 1 2 4 8 16 32 64 128 256 512 1024 2048 4096 8192 16384 32768 Conjunto de Instruções do Processador P3 Aritmétic as Lógic as Deslocamen to Control o de Fluxo Transferên cia de Dados Divers as NEG COM SHR BR MOV NOP INC AND SHL BRcond MVBH ENI DEC OR SHRA JMP MVBL DSI ADD XOR SHLA JMPcon d XCH STC ADDC TEST ROR CALL PUSH CLC SUB ROL CALLco nd POP CMC SUBB RORC RET CMP ROLC RETN MUL RTI DIV INT Conjunto de Condições de Salto Condição Mnemónica Zero Z Não Zero NZ Transporte Carry C Não Transporte NC Negativo N Não Negativo NN Excesso Overflow O Não Excesso NO Positivo P Não Positivo NP Interrupção I Não Interrupção NI