Conceitos de Computação: Portas Lógicas e Método de Karnaugh

Conceitos de Computação PORTAS LÓGICAS EXCLUSIVAS GERADOR E VERIFICADOR DE PARIDADE MÉTODO DO MAPA DE KARNAUGH CONDIÇÃO IRRELEVANTE Professor Jean Carlo Wagner 25102023 01112023 Agenda Circuitos para habilitardesabilitar Operação e porta exclusiveor xor ou exclusivo Operação e porta exclusiveor xor ou exclusivo exemplo Operação e porta exclusivenor xnor coincidência Gerador e verificador de paridade Gerador de paridade par Verificador de paridade par Gerador de paridade ímpar Verificador de paridade ímpar Gerador de paridade par exemplo Verificador de paridade par exemplo Gerador de paridade ímpar exemplo Verificador de paridade ímpar exemplo Regras de agrupamentos método do mapa K Método do mapa de Karnaugh Método do mapa de Karnaugh exemplos Condição irrelevante Condição irrelevante exemplo Condição irrelevante exercício Condição irrelevante solução Circuitos para habilitardesabilitar Cada uma das portas lógicas básicas pode ser usada para controlar a passagem de um sinal lógico da entrada para a saída Um sinal lógico A é aplicado em uma das entradas de cada porta lógica A outra entrada de cada porta lógica é a de controle B O nível lógico na entrada de controle determina se o sinal de entrada está habilitado a alcançar a saída ou impedido desabilitado de alcançála Essa ação de controle é a razão para esses circuitos serem denominados portas Operação e porta exclusiveor xor ou exclusivo Esse circuito produz uma saída em nível alto sempre que as duas entradas estiverem em níveis opostos Operação e porta exclusiveor xor ou exclusivo Uma porta xor tem apenas duas entradas não existem portas xor de três ou quatro entradas As duas entradas são combinadas de modo que x AB AB Uma forma abreviada algumas vezes usada para indicar uma expressão de saída xor é x A B Os CIs listados a seguir são chips quádruplos de portas xor que contêm quatro portas xor 74LS86 CI quádruplo xor família TTL 74C86 CI quádruplo xor família CMOS 74HC86 CI quádruplo xor CMOS de alta velocidade x A B A B A B x Operação e porta exclusiveor xor ou exclusivo exemplo Determine a forma de onda de saída dada a porta a seguir Operação e porta exclusiveor xor ou exclusivo exemplo Determine a forma de onda de saída dada a porta a seguir Operação e porta exclusivenor xnor coincidência O circuito exclusivenor abreviado como xnor opera de maneira completamente oposta ao circuito xor Operação e porta exclusivenor xnor coincidência xnor gerará uma saída em nível alto se as duas entradas coincidirem estiverem no mesmo nível lógico x A B A B A B A B x Existem disponíveis alguns CIs contendo portas xnor Os CIs listados a seguir são chips quádruplos de portas xnor contendo quatro portas xnor 74LS266 CI quádruplo xnor família TTL 74C266 CI quádruplo xnor família CMOS 74HC266 CI quádruplo xnor CMOS de alta velocidade Gerador e verificador de paridade Um transmissor pode anexar um bit de paridade em um conjunto de bits de dados antes de transmitilo ao receptor Esse bit de paridade permite ao receptor detectar qualquer erro em um único bit que tenha ocorrido na transmissão O conjunto dos dados a serem transmitidos é aplicado ao circuito gerador de paridade que produz um bit de paridade par P em sua saída Esse bit de paridade é transmitido para o receptor juntamente com os bits do dado original totalizando cinco bits Esses cinco bits dado paridade entram no circuito verificador de paridade do receptor o qual gera uma saída de erro E que indica se ocorreu ou não um erro em um único bit Gerador e verificador de paridade Não deve surpreender que esses dois circuitos empreguem portas xor quando consideramos que uma única porta xor opera de tal modo que gera uma saída em nível 1 se o número de 1s nas entradas for ímpar e uma saída em nível 0 se o número de 1s nas entradas for par Gerador de paridade par Gerador de paridade par dados originais dados transmitidos com bit de paridade paridade P Verificador de paridade par Verificador de paridade par do transmissor Erro E 1 erro 0 não erro Gerador de paridade ímpar Gerador de paridade ímpar dados originais dados transmitidos com bit de paridade paridade P paridade P Verificador de paridade ímpar Verificador de paridade ímpar do transmissor Erro E 1 erro 0 não erro Gerador de paridade par exemplo Determine a saída do gerador de paridade par para cada um dos seguintes conjuntos de dados de entrada D3D2D1D0 a0111 b1001 c0000 d0100 Observe que P gera nível 1 apenas quando o dado original contém um número ímpar de 1s Assim o número total de 1s enviado ao receptor dado paridade será par Verificador de paridade par exemplo Determine a saída do verificador de paridade par para cada um dos conjuntos de dados enviados pelo transmissor Observe que a saída E gera nível 1 apenas quando um número ímpar de 1s aparece nas entradas do verificador de paridade Isso indica que um erro ocorreu visto que está sendo usada a paridade par Gerador de paridade ímpar exemplo Determine a saída do gerador de paridade ímpar para cada um dos seguintes conjuntos de dados de entrada D3D2D1D0 a0111 b1001 c0000 d0100 Observe que P gera nível 1 apenas quando o dado original contém um número par de 1s Assim o número total de 1s enviado ao receptor dado paridade será ímpar Verificador de paridade ímpar exemplo Determine a saída do verificador de paridade ímpar para cada um dos conjuntos de dados enviados pelo transmissor Observe que a saída E gera nível 1 apenas quando um número par de 1s aparece nas entradas do verificador de paridade Isso indica que um erro ocorreu visto que está sendo usada a paridade ímpar Regras de agrupamentos método do mapa K 1 Nunca em diagonais 2 Cobrir todos os 1s no mapa 3 Permitido cobrir um 1 ou mais 1s mais de uma vez 4 Considerar sempre os maiores grupos de 1s possíveis obedecendo 2n onde n varia de 0 ao número de entradas 5 Assim como em mapas podemos formar duplas quadras e octetos que se comunicam além das bordas 6 Quando existirem condições irrelevantes x estas podem ser consideradas como curingas ao formar duplas quadras ou octeto Método do mapa de Karnaugh O mapa de Karnaugh mapa K é um método gráfico usado para simplificar uma equação lógica ou para converter uma tabelaverdade no circuito lógico correspondente de maneira simples e metódica Método do mapa de Karnaugh ou Método do mapa de Karnaugh ou Método do mapa de Karnaugh ou Condição irrelevante Alguns circuitos lógicos podem ser projetados de modo que existam certas condições de entrada para as quais não existem níveis de saída especificados em geral porque essas condições de entrada nunca ocorrerão ou seja existem certas combinações para os níveis de entrada em que é irrelevante dontcare se a saída é nível high ou low Condições de irrelevância devem ser alteradas para 0 ou 1 de modo a gerar agrupamentos no mapa K que produzam a expressão mais simples Condição irrelevante exercício Projete um circuito lógico que controla uma porta de elevador em um prédio de três andares O circuito ilustrado ao lado tem quatro entradas M é um sinal lógico que indica quando o elevador está se movendo M 1 ou parado M 0 F1 F2 e F3 são os sinais indicadores dos andares que são normalmente nível baixo passando para nível alto apenas quando o elevador estiver posicionado em determinado andar Por exemplo quando estiver no segundo andar F2 1 e F1 F3 0 A saída do circuito é o sinal ABRIR que normalmente é nível baixo e vai para o alto quando a porta do elevador precisar ser aberta Condição irrelevante solução Visto que o elevador não está em mais de um andar ao mesmo tempo apenas uma das entradas relativas aos andares pode ser nível alto em um dado momento Isso significa que todos os casos da tabelaverdade em que mais de uma entrada relativa aos andares for nível 1 são condições de irrelevância Podemos colocar um x na coluna da saída ABRIR para aqueles oito casos em que mais de uma entrada F for nível 1 Condição irrelevante solução Observando os outros oito casos quando M 1 o elevador se move então a saída ABRIR tem de ser 0 pois não queremos que a porta do elevador abra Quando M 0 elevador parado queremos ABRIR 1 proporcionada por uma das entradas relativas aos andares em nível 1 Quando M 0 e todas as entradas relativas aos andares forem 0 o elevador está parado mas não está adequadamente alinhado com qualquer andar de forma que desejamos ABRIR 0 para manter a porta fechada Dúvidas Professor engº Jean Carlo Wagner jeancwagnerspsenacbr