·
Biomedicina ·
Laboratório de Sistemas Digitais
Envie sua pergunta para a IA e receba a resposta na hora
Recomendado para você
Texto de pré-visualização
01112023 1229 Sistemas Digitais SISTEMAS DIGITAIS UNIDADE 3 CIRCUITOS LOGICOS Fernando Cortez Sica httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 128 01112023 1229 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 228 01112023 1229 Sistemas Digitais ee Introdugao trodug Ola prezado estudante Seja bemvindo a esta unidade de Sistemas Digitais Ao conhecermos melhor a algebra booleana e a forma correta de manipular e simplificar as expressdes ldgicas pode surgir a seguinte questdo como efetivamente montar os circuitos E também que tipos de componentes podem ser usados para a montagem ffsica dos circuitos Bem saiba desde ja que grande parte dos circuitos que apresentaremos assim como seus componentes basicos denominados portas ldgicas podem ser encontrados na forma de circuitos integrados Duas linhas se destacam em funcdo de sua abrangéncia e baixo custo a linha TTL TransistorTransitorLogic e a linha CMOS Complementary MetalOxide Semiconductor Sera que sé é possivel testar os circuitos fisicamente A resposta é nao E possivel testalos usando simuladores de circuitos digitais disponiveis na Internet para a instalacdo local ou para que sejam usados online Os circuitos que aqui serdo vistos poderdao ser aplicados em quais situades Os circuitos que veremos nas proéximas paginas poderdo ser encontrados em algumas funcionalidades do computador e em nosso cotidiano nas mais diversas situacées Outra questdo que podera vir a sua mente ao estudar este contetido com os pontos aqui abordados poderei implementar circuitos mais complexos Um circuito ou sistema corresponde a interligacao de médulos com funcionalidades bem focadas e especificas Assim com a bagagem adquirida aqui vocé podera sim modelar e implementar circuitos mais complexos Faremos também menées técnicas usadas na industria para aproximar os pontos tedricos dos pontos praticos Conversaremos inicialmente sobre os conceitos envolvidos nos circuitos ldgicos formando uma base teérica que permitira a vocé compreender os segmentos dos circuitos l6gicos combinacionais e dos circuitos ldgicos sequenciais Veremos entaéo que os circuitos l6gicos combinacionais sao aqui exemplificados pelos decodificadores multiplexadores e circuitos aritméticos Para finalizar abordaremos os circuitos lédgicos sequenciais destacando e diferenciando seus componentes basicos latches e flipflops Preparado Entao vamos 1a 31 Circuitos Logicos Combinacionais E sabido que toda expressdo representa um circuito certo No caso das tabelasverdade e das expressées booleanas podemos falar que elas retratam diretamente circuitos l6gicos combinacionais Mas o que seriam esses circuitos Descubra a seguir 311 Explicagées iniciais De acordo com Idoeta e Capuano 2012 um circuito é combinacional quando apresenta um valor de saida resultante da combinacdo direta de suas variaveis de entrada Assim a alteracdo de valor de qualquer uma de suas variaveis de entradas pode acarretar em uma imediata mudanga de saida Com essa definiéo podemos perceber a direta relagdo dos circuitos l6gicos combinacionais com as express6es booleanas Por exemplo suponha que desejamos construir um circuito cujo objetivo é mostrar o resultado de uma votacao entre trés pessoas A B e C Sera considerado aprovado se tivermos dois ou trés votantes favoraveis ao ponto sob votacao httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 328 01112023 1229 Sistemas Digitais VOCE O CONHECE e Apos as formalizacées da algebra booleana por George Boole no século XIX o pioneiro a implementar soluc6es baseadas em sistemas digitais foi Claude Shannon no final da década de 1930 COHEN 2018 Para saber mais sobre ele vocé podera acessar o artigo disponivel em httpsexameabrilcombreconomiaebrincandoquese trabalha httpsexameabrilcombreconomiaebrincandoquesetrabalha eee eeeeeeeeeeeeeeeeeeeeee ee eeeee eee eee Para implementar esse circuito devemos antes realizar algumas suposic6es voto a favor é representado por 1 e voto contrario por 0 resultado aprovado é denotado pelo valor 1 e resultado nado aprovado pelo valor 0 A partir dessas consideraées temos na figura a seguir a tabelaverdade a express4o e 0 circuito resultante httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 428 01112023 1229 Sistemas Digitais qo wu Don 000 0 010 0 Os 100 0 10411 iy ib pal yal VABACBC Figura 1 Tabelaverdade expressdo e circuito para gerar 0 resultado de votacdo entre trés votantes Fonte Elaborada pelo autor 2019 Como demonstra a figura caso um dos votantes a qualquer momento altere o valor de seu voto o resultado da saida V podera ser prontamente alterado Essa caracteristica é proporcionada pelo fato de que os circuitos l6gicos combinacionais podem ser representados por uma expressao booleana No caso temos V fABC httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 528 01112023 1229 Sistemas Digitais SSS CASO Um desenvolvedor recebeu um projeto para automatizar um processo vinculado a uma horta hidropdénica familiar Como mecanismos tinha que implementar as seguintes funcionalidades fechar a cobertura caso houvesse incidéncia de sol muito forte de tempos em tempos liberar uma solucao composta por agua e nutrientes e verificar o nivel da agua em circulacdo de modo a injetar mais caso necessario Inicialmente ele pensou em implementar o sistema totalmente baseado em software Porém ele percebeu que seria necessario disponibilizar um computador dedicado a tais funcionalidades consumindo uma quantidade razoavel de energia elétrica Ele percebeu também que as funcionalidades eram muito basicas de modo que ndo compensava adotar uma soludo baseada em Arduino ou algo semelhante A soludo dele entdo foi montar a l6gica totalmente baseada em sistemas digitais manipulando os dados exportados e atuando sobre componentes eletrénicos basicos O projeto resultante teve como caracteristicas baixo custo de implementacdo alta disponibilidade e facil manutencao Os circuitos l6gicos combinacionais podem ser classificados de acordo com sua funcionalidade A seguir conversaremos sobre trés tipos decodificadores multiplexadores e circuitos aritméticos 312 Decodificadores Um circuito de decodificagao tem por objetivo realizar conversdo ou codificaao de padrées ou de formatos Os circuitos decodificadores podem ainda servir para gerar sinais dentro do processador a partir da decodificacao da instrucdo a ser executada em um determinado momento Pensando em representagédes numéricas que tal iniciarmos nossa conversa com um decodificador que convertera a entrada de um teclado numérico decimal para um valor bindario usando a representacdo BCD8421 Para esse decodificador suponha que somente uma tecla podera ser pressionada por vez Dessa forma teremos um decodificador que admitira como entrada os 10 bits representativos das teclas e como saida os 4 bits do valor binario permitindo a representaao do valor 019 00002 até 919 10012 A figura a seguir ilustra a tabelaverdade express6es booleanas e o diagrama esquematico relativo ao decodificador decimal binario httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 628 01112023 1229 Sistemas Digitais BERBER RAR 1000000 000 0 0 0 0 0100000000 0001 0010000 0 00 00 1 0 0001900000 0 001421 000010000 0 01 0 0 000 0010 000 01021 00000 01000 0141 0 00000 00100 01iii1éid41 000 0000 0190 10 0 0 00000 000011 00i21 SAA m to oran mom moOmnooaod R3 R3B8B9 R2 R2B4BSB6B7 Rl R1B2B3B6B7 RO ROB1B3B5B7B9 Figura 2 Tabelaverdade express6es booleanas e diagrama esquematico de um decodificador decimal binario Fonte Elaborada pelo autor 2019 A figura ilustra a implementagao de um decodificador decimal para binario As entradas representando o digito decimal a ser convertido sao identificadas por By a Bg Por sua vez temos os bits de saida denotados por R3 a Rg sendo o R3 0 bit mais significativo As saidas podem ser derivadas diretamente pela observacao da tabelaverdade Por exemplo podese notar que o bit R3 somente tera valor 1 caso o valor fornecido como entrada seja 8 ou 9 nas diversas situaées esse bit de safida do decodificador assume 0 valor 0 Esse decodificador apresenta portanto uma relado de 104 ou seja apresenta 10 bits de entrada e 4 bits de saida Assim caso construissemos aqui um decodificador binariodecimal este teria uma relacdo 410 ou seja 4 bits de entrada 0 valor binario no formato BCD8421 e 10 bits de saida cada bit relacionado a um httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 728 01112023 1229 Sistemas Digitais digito decimal de 0 a9 Existem diversos circuitos integrados comerciais que implementam a funcionalidade de codificaao A seguir sao mencionados circuitos integrados utilizandose a tecnologia TTL e o seu equivalente CMOS para a conversdo BCD8421 para decimal e BCD8421 para display de 7 segmentos BCD8421 para decimal TTL 7442 CMOS 4028 BCD8421 para Display de 7 Segmentos TTL 7448 CMOS 4543 Além dos decodificadores outro grupo de circuitos ldgicos combinacionais é representado pelos multiplexadores e demultiplexadores sobre os quais falaremos a seguir VAMOS PRATICAR e Existe uma outra forma de representacdo numérica binaria denc codificagdo Gray Por exemplo caso estejamos manipulando um nime bits como a imagem a seguir eo w e Note que a cada transiao do codigo Gray tem variagao de apenas um bit da palavra Como implementar um codificador que converte um numero em BCD8421 para o formato Gray httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 828 01112023 1229 Sistemas Digitais BCD8421 Gray ag oo q1 O1 10 ce 1 1 11 10 313 Multiplexadores No mundo da computacdo e dos circuitos em geral o multiplexador exerce importante fundo pelo fato de possibilitar o chaveamento de informacées que trafegam em um sistema Podemos considerar 0 multiplexador como sendo uma chave seletora fazendo com que apenas uma de suas entradas tenha seu valor propagado para a saida Para melhor compreender seu funcionamento e sua constituido fisica vamos observar a figura a seguir httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 928 01112023 1229 Sistemas Digitais Controle de Selecdo Saida de selec vw E de selecao o om E 0 0 E mo E 2 0 1 E E 1 0 E 1 1 E a ou EO 4j El 4 5 F2 jo E3 4 Figura 3 Funcionamento basico tabelaverdade e diagrama esquematico de um multiplexador de quatro entradas e uma saida Fonte Elaborada pelo autor 2019 Na figura perceba temos a composicdo de um multiplexador composto por quatro entradas Eo Ey Ez e E3 e uma Saida S Em funao de suas quatro entradas devese ter portanto 2 bits para o controle de selecao S e So Para a ativacdo de apenas uma de suas entradas o multiplexador é baseado em um decodificador de produtos can6énicos Assim temos nas portas AND do circuito os préprios produtos canGénicos aplicados sobre S e Sg S1 e 50 00 Sles0 01 Sle 50 10 Sle 50 11 Dessa forma todas as safdas das portas AND terdo suas saidas iguais a 0 exceto aquela que tiver seu produto canonico validado Em tal porta a entrada associada tera seu valor propagado para a porta OR Por fim a porta OR tera em suas entradas os valores 0 e a entrada selecionada derivando consequentemente o valor da httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1028 01112023 1229 Sistemas Digitais entrada ativa Falamos sobre um multiplexador de quatro entradas certo Porém saiba que existem implementacées com uma quantidade maior ou menor de entradas Como exemplos de circuitos integrados que implementam MUXs outra denominaado do multiplexador ou multiplex podemos citar 1 CMOS 4019 TTL 74157 circuito integrado que contempla quatro multiplexadores de duas entradas cada O bit de selecdo é comum a todos os multiplexadores implementados 2 CMOS 4052 TTL 74153 dual MUX de quatro entradas cada Os bits de selecdo sdo comuns a dois multiplexadores implementados no circuito integrado CMOS 4067 TTL 74150 multiplexador de 16 entradas e uma saida Além de possibilitar a selecdo e roteamento de informagées os multiplexadores também podem ser usados como geradores de fungées Nessa possibilidade o MUX substitui 0 circuito decodificador Para uma melhor compreensao vamos retomar o exemplo da votado apresentado no inicio deste capitulo e reimplementalo utilizando MUX A figura a seguir ilustra a implementacdo do circuito de votaao utilizando um MUX de oito entradas tecnologia TTL modelo 74151 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1128 01112023 1229 Sistemas Digitais Vcc ERs xo 2 v 0 0 0 0 5 X1 6 X2 0 0 1 0 ie 12 x4 0 1 0 0 14 B 0 1 1 1 12 x7 1 0 0 0 A A 4 rn 1 0 1 1 B 9 B Cc Cc 1 1 0 1 7 OE 1 1 1 1 74151 Figura 4 Tabelaverdade e implementacdo do circuito de votaao entre trés votantes utilizando o multiplexador 74151 Fonte Elaborada pelo autor 2019 Na figura perceba podemos visualizar a implementaao do circuito de votacao utilizando 0 MUX em vez de construirmos um circuito decodificador O circuito integrado escolhido como MUX foi 0 74151 pelo fato de ele apresentar oito entradas numero equivalente a quantidade de linhas da tabelaverdade No referido circuito integrado as entradas sao denotadas por X Temos ainda os pinos 5 e 6 representando a saida do MUX easua forma complementar invertida respectivamente O pino 7 denotado por E representa o sinal de enable habilitagdo Pelo fato de utilizar l6gica negativa motivo da existéncia do simbolo de inversao para que o MUX funcione o pino 7 deve ser ligado ao sinal terra GND ground ou terra Por fim temos os bits de selecdo nos pinos 11 10 e 9 sendo o pino A o mais significativo Para utilizar um MUX como gerador de fundes devemos estabelecer uma correspondéncia direta entre os pinos de entrada do MUX e a ccoluna de saida da tabelaverdade Assim quando tivermos o valor 0 na tabela verdade devemos associar 0 pino correspondente ao terra e quando tivermos o valor 1 na tabelaverdade ligamos o pino correspondente ao valor Vcc As variaveis de entrada no caso correspondendo aos votantes relacionamse aos bits de selecado do multiplexador httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1228 01112023 1229 Sistemas Digitais SSS VOCE SABIA Atualmente muitas solucdes baseadas em implementacao de sistemas digitais estao sendo realizadas utilizando logica ou hardware reconfiguravel e linguagens de descrigdo de hardware HDL Hardware Description Language Um dos componentes presentes nesse campo é a FPGA Field Programmable Gate Array Arranjo de Portas Programaveis em Campo Vocé sabia que os multiplexadores comp6em a esséncia das FPGA Para saber um pouco sobre 0 mundo do hardware reconfiguravel vocé poderda acessar o artigo de Curvello 2018 disponivel em httpswwwembarcadoscombrintroducaodomundodohardware reconfiguravelconhecendoasfpgas httpswwwembarcadoscombrintroducaodomundodohardware reconfiguravelconhecendoasfpgas De Ja falamos sobre como selecionar uma entrada para que seu valor seja propagado para a saida de um MUX certo Mas como podemos fazer o contrario Como podemos coletar um valor de um meio compartilhado entrada e direcionar para apenas uma saida A resposta esta na utilizacdo de um componente que atua de forma analoga ao MUX porém apresenta uma Unica entrada e varias saidas Tratase assim de um demultiplexador demultiplex ou ainda DEMUX A figura a seguir ilustra o funcionamento basico de um DEMUX e seu diagrama esquematico httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1328 01112023 1229 Sistemas Digitais Controle de aA selecao a 3 e sae 2 e Ww e 0 0 E 0 0 O Sl 0 1 0 E 0 0 E 11000 E Figura 5 Ideia basica de funcionamento tabelaverdade e diagrama esquematico de um DEMUX de quatro saidas Fonte Elaborada pelo autor 2019 Na figura perceba temos a ideia basica tabelaverdade e diagrama esquematico de um multiplexador Assim como o MUX um DEMUX também é baseado nos decodificadores de produtos canénicos de forma que apenas uma de suas saidas esteja habilitada a receber a informaao proveniente na estrada do componente Dessa forma a saida habilitada por meio dos bits de controle de seledo recebe o valor presente na entrada e as demais saidas ficam desabilitadas emitindo nesse caso o valor 0 Em algumas situacdes poderemos nos deparar com situagdes nas quais desejamos organizar e aproveitar melhor os canais de informacées disponiveis ou ainda a quantidade de canais extrapola o numero de entradas ou de saidas do MUXs ou DEMUXs disponiveis em nossa bancada Caso nos deparemos com tais situac6es podemos fazer uso da unido de MUXs ou DEMUXs na configuracao denominada cascateamento Antes de continuarmos nossa conversa vamos observar a figura a seguir Nela imagine que desejamos manipular 16 canais porém dispomos de MUXs e DEMUXs de apenas quatro entradas e saidas respectivamente httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1428 01112023 1229 Sistemas Digitais MUXO DEMUXO MUX1 DEMUX1 MUX4 DEMUX4 MUX2 DEMUX2 A B A B je MUX3 DEMUX3 cD cD a MUXs cascateados b DEMUXs cascateados Figura 6 Cascateamento de MUXs a e cascateamento de DEMUxXs b Temse 0 bit A como 0 mais significativo e D o menos significativo da palavra de selecdo Fonte Elaborada pelo autor 2019 Na figura temos em a 0 cascateamento de MUXs de quatro entradas cada para totalizarmos 16 entradas Notase que os bits de selecdo A e B atribuidos ao MUX4 objetivam selecionar um MUX dentre o conjunto formado pelos MUxXs de 0 a3 Os bits de selecdo C e D tém a funcao de selecionar um canal externo Por sua vez em b podemos observar o cascateamento de DEMUXs cujos bits de selecao funcionam de forma analoga ao cascateamento de MUXs Sabemos que dentro do processador além dos elementos de roteamento de informagées encontramos também circuitos aritméticos Veremos a seguir como implementar a aritmética basica e e e oe 314 Circuitos Aritmeticos Sabemos que um processador executa varias tarefas dentre as quais podemos citar as operacées aritméticas Mas como operaées dos tipos soma e subtrado poderdo ser implementadas usando sistemas digitais Para respondermos esse questionamento vamos supor as operacées envolvendo duas palavras de 4 bits cada Rsoma A3A2A1Ao B3B2B1Bo Rsubtracao 4342A1A9 B3B2BBo Para a implementaao vamos abstrair 0 mesmo processo que realizamos em somas e subtra6es coluna por coluna iniciandose pela coluna menos significativa coluna 0 Ao efetuarmos a operacdo na coluna 0 nado precisamos nos preocupar com o transporte vaium ou emprestaum nas operagdes de soma e httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1528 01112023 1229 Sistemas Digitais subtracdo respectivamente Essa preocupaao contudo devera existir nas demais colunas Dessa forma implementaremos dois conjuntos distintos de circuitos um em que nado ha a preocupaao do transporte e outro em que ha essa preocupaao As tabelasverdade e os diagramas esquematicos para esses dois conjuntos para a adicdo e subtracdo podera ser visto na figura a seguir Por questao de espaco vamos usar uma tnica tabelaverdade para as operades de soma e de subtraao LA B Re ts RTS A B TE Re TS R TS o 0 0 0 O Q 0 0 O08 0 0 QO QO 0 1 1 0 i1éiéidi1 o Oo 1 1 0 21 1 1 0 1 0 1 90 oO 1 0 1 0 21 1 11 0 31 0 0 0 1 21 0 1 0 21 1 oO O 1 0 1 90 1 0 1 0 1 0 90 1 lo QO 1 90 90 121 éi1éi1éi1édéiidi A TS TS B B Meio somador Meio subtrador A Aoo E E TE TE Somador completo Subtrador completo Figura 7 Tabelasverdade e diagramas esquematicos dos circuitos relativos ao meio somador meio subtrador somador completo e subtrador completo Fonte Elaborada pelo autor 2019 Na figura temos as tabelasverdade e os diagramas esquematicos dos circuitos relativos ao meio somador meio subtrador somador completo e subtrador completo Para tanto foram adotadas as seguintes legendas A e B os bits da coluna a serem somados httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1628 01112023 1229 Sistemas Digitais TS transporte vaium obtido de uma operacao de soma transporte de saida R resultado da subtracao TS transporte emprestaum obtido de uma operacao de subtracao transporte de saida TE transporte de entrada a ser manipulado na Operacdo de soma ou de subtracao que juntamente aos bits A e B produzira o resultado R ou R e o transporte de saida TS ou TS Note que a expressdo obtida para o resultado R 6 a mesma para R e para R Esse circuito é também denominado como gerador de paridade par pois possui como caracteristica vincular o valor 1 ou 0 de modo que a quantidade de elementos iguais a 1 se torne par VOCE SABIA O circuito que gera o resultado tanto da soma quanto da subtracdo é também denominado gerador de paridade par Esse circuito também é usado em ambientes que manipulam verificacdo de erros tais como armazenamento e comunicacdo de dados GATTO 2014 Para saber um pouco mais sobre o bit de paridade vocé podera acessar a apresentacdo disponivel em httpsptslidesharenetelainececiliagattocircuitosdigitaisparidadeparte1 httpsptslidesharenetelainececiliagattocircuitosdigitaisparidadeparte1 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1728 01112023 1229 Sistemas Digitais Até aqui obtivemos circuitos que manipulam um bit de cada palavra a ser somada ou subtrafda Mas como realizar a operacgdo sobre a palavra completa Para tanto iremos cascatear meio somador ou subtrador com somadores ou subtradores completos como podemos ver na figura a seguir Bits de transporte A B J A B A N A B Somador Somador Somador Somador ou ou ou ou subtrator subtrator subtrator subtrator completo completo completo completo Overflow R R R R Figura 8 Circuito somador ou subtrador para a manipulaao de palavras de quatro bits cada Fonte Elaborada pelo autor 2019 Na figura temos um circuito para realizar a soma ou a subtracdo de palavras de quatro bits cada A saida TS de cada médulo é direcionada a entrada TE do mddulo a sua esquerda de modo que possa ser considerada na operacdo de soma ou de subtracdo Note que o ultimo transporte derivado do médulo responsavel pela manipulado dos bits mais significativos das palavras a serem manipuladas é denominado overflow estouro Na operacdo de soma se esse bit for igual a 1 o resultado extrapolou a capacidade de armazenamento Na operacdo de subtraao 0 valor 1 pode ser desconsiderado httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1828 01112023 1229 Sistemas Digitais SSS VOCE QUER LER Na pratica para evitar atrasos de propagacao de sinais a fim de obter maior eficiéncia os processadores utilizam os circuitos aritméticos paralelos ou vaiumantecipado Porém outros esforgos vém sendo realizados no sentido de encontrar solucées que por exemplo consumam menos energia O trabalho realizado por Faria 2014 relataa implementagdo de um somador do tipo bitserial e esta disponivel em httpdspacestiufcgedubr8080jspuibitstreamriufcg1181Utilizacao20de 20Aritmetica 2 0Bit serial20para20Reducao20de20Consumo20de20Energia Roberto20Medeiros20de20Fariapdf httpdspacestiufcgedubr8080 jspuibitstreamriufcg1181Utilizacao20de 20Aritmetica 2 0Bit serial20para20Reducao20de20Consumo20de20Energia Roberto20Medeiros20de20Fariapdf Para saber mais sobre esse tipo de implementado vocé também poderd ler 0 artigo de Magalhaes 2016 disponivel em httpswwwembarcadoscombrsomadorcarrylookaheadde4bits httpswwwembarcadoscombrsomadorcarrylookaheadde4bits De Até 0 momento conversamos sobre circuitos l6gicos combinacionais Mas o que seriam os sequenciais A seguir abordaremos esse tema httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1928 01112023 1229 Sistemas Digitais ee VAMOS PRATICAR e Falamos em circuitos combinacionais para efetuar a aritmética basica subtracdo Mas e se tivéssemos apenas um circuito para efetuar a oper soma ou de subtraao Neste caso teriamos um bit de controle denomin exemplo SOMASUB para indicar a operacao a ser realizada Por exemplo caso 0 SOMASUB seja associado ao valor légico 0 o retornara em sua Saida o valor relativo a soma Caso seja associado ao valk 1 a saida correspondera a subtracdo dos valores fornecidos as suas e Como implementar esse circuito ee e e e ee 32 Circuitos Logicos Sequencials De acordo com Tocci Widmer e Moss 2018 circuitos ldgicos sequenciais s4o aqueles capazes de armazenar informacées as quais vao depender do estado atual do componente E justamente devido a essa sequéncia de informaées que os circuitos légicos sequenciais s4o assim denominados A ideia basica para a construao de circuitos sequenciais consiste em duas portas inversoras interconectadas formando um ciclo a saida de uma porta NOT 6 ligada a entrada da outra porta NOT Com essa realimentacdo conseguese fazer com que a informacado seja mantida enquanto o dispositivo permanecer ligado Como exemplos de circuitos sequenciais podemos citar registradores registradores de deslocamento contadores assincronos e contadores sincronos Todos esses circuitos s4éo implementados utilizando latches e flip flops conceitos que veremos a seguir 321 Latches Os latches séo os componentes basicos da légica digital sequencial Em sua implementacdo basica sdo formados por portas légicas dotadas de inversdo NOR ou NAND conforme a figura a seguir httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2028 01112023 1229 Sistemas Digitais a 0 0 Q O 0 0 eke tke 0 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 kek eke 1 1 Q Q R S Q OQ Q O Q 5 R R Q aR Q SQ GS Q a Latch RS logica positiva b Latch RS logica negativa Figura 9 Tabelaverdade e implementacdo basica de latches do tipo RS usando a légica positiva a e usando a logica negativa b Fonte Elaborada pelo autor 2019 Na figura perceba temos dois Jatches RS um sendo implementado com portas NOR a logica positiva e outro com portas NAND b logica negativa Os valores inseridos em seus terminais R reset e S set definem o comportamento do componente Na ldgica positiva esses terminais sao ativados no nivel 1 e na logica negativa ativados em 0 Quando os dois terminais nado sao ativados na primeira linha da tabelaverdade de a ou na Ultima linha da tabelaverdade de b o valor armazenado no componente fica inalterado Ao se ativar o terminal R terceira linha de a ou segunda linha de b é carregado para ser armazenado o valor 0 Na ativacao do S segunda linha de a ou terceira linha de b o componente passa a armazenar o valor 1 Para esse tipo de componente devese evitar que os dois terminais R e S sejam ativados simultaneamente Em tal situagdo o atch entra no estado de indeterminacao Os valores armazenados poderdo ser utilizados por intermédio de seus pinos de saida Q e Q o nome Q é derivado da palavra queue fila ou a propria sequéncia Essas saidas serdo sempre complementares ou seja Q apresenta o proprio valor armazenado e Q externa o valor armazenado de forma negada httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2128 01112023 1229 Sistemas Digitais Mas como evitar a ativacdo simultdnea dos terminais RS Existem algumas outras vers6es de latch como o latch do tipo D A figura a seguir mostra uma utilizaao pratica do latch RS e a implementagao do atch tipo D Para cee bomba Boia nivel alto de agua R 5 Sn Boia nivel baixe 0 0 Q Q S Q 1 1 1 1 1 1 1 0 a Aplicagao latch RS b Tabelaverdade latch D 2 3 c by e ENABLE eT Ore c Implementagao atch D d Simbologia Jatch D com sinal de enable Figura 10 Temos em a um exemplo de aplicaao do latch RS Em b a tabelaverdade do latch tipo D ea sua implementaao em c ea sua simbologia em d Fonte Elaborada pelo autor 2019 Na figura temos em a uma aplicado pratica para o latch RS Essa aplicacdo visa ligar uma bomba de agua somente quando o nivel em uma caixa ddgua atingir um patamar minimo identificado pela boia nivel baixo Ao ser atingido esse nivel o sinal S do atch sera acionado e a bomba sera ligada permanecendo assim até que seja atingido o nivel da boia nivel alto Em tal situacdo o pino R sera acionado desligandose a bomba que permanecera assim até que 0 nivel de agua atinja novamente o nivel baixo Ainda na mesma figura temos em b a tabelaverdade de um latch tipo D com sinal de enable habilitagdo Note que caso esteja desabilitado enable igual a 0 o Jatch permanecera armazenando o valor atual independentemente do valor da entrada D Quando o enable estiver em seu nivel alto o valor presente na entrada D do latch sera copiado e armazenado pelo componente e podera ser utilizado por intermédio de seus terminais de saida Essa tabelaverdade é refletida no item c da figura em que se nota que o latch D éimplementado a partir do latch RS Finalmente temos em d a representaao do latch D Além da entrada de habilitagao podemos encontrar outros sinais de controle nos latches clique para ler PRESET O sinal de PRESET quando ativado faz com que o valor armazenado se tornasse 1 independentemente dos valores de enable e de D httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2228 01112023 1229 Sistemas Digitais Esse sinal independentemente dos valores presentes em enable e em D faz com CLEAR que o valor armazenado se torne 0 Uma questao que vocé pode agora refletir sobre a memoria cache do computador SRAM Static RAM é baseada em flipflops Mas o que vem a ser esse componente Qual é a diferenca em relacado aos latches Responderemos esse questionamento a seguir portanto continue acompanhando com atenao 322 FlipFlops Mencionamos que os latches tém o objetivo de armazenar informac6ées Porém existe um outro componente denominado flipflop cujo objetivo também é o armazenamento de dados A diferenca basica entre eles consiste em sua forma de habilitacdo ativacao Enquanto que os latches permanecem ativos durante todo o periodo no qual o sinal de habilitacdo estiver ativo os flipflops sao ativados apenas nas transides dos valores Tais transides sao denominadas rampas Rampa transiao de subida rampa positiva ou logica positiva representa a transicao do valor 0 para o valor 1 Rampa transicao de descida rampa negativa ou logica negativa representa a transicao do valor 1 para o valor O Mas como implementar um flipflop Vamos tomar como exemplo um flipflop tipo D Na figura a seguir observe que um flipflop tipo D podera ser implementado utilizandose dois latches do tipo D httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2328 01112023 1229 Sistemas Digitais Enable Clock D D Q Q a Transicgao de ondas latch tempo b Transiao de ondas flipflop tempo PR PR PR D Q D Q D Q ENABLE ENABLE CLOCK Q Q Q cL CL cL C Implementacao flipflop D com cascateamento de latches d Simbolo flipflop D Figura 11 Formas de ondas relativas a um latch D a ea um flipflop D b Implementaao de um flip flop D usando latches D c Simbologia flipflop D d Fonte Elaborada pelo autor 2019 Na figura os momentos de ativacdo encontramse destacados na cor vermelha itens a e b da figura Podemos notar que no latch 0 sinal D continua sendo propagado para dentro do componente enquanto o sinal de habilitacdo estiver ativo nesse exemplo esta sendo utilizada a ldgica positiva Por sua vez no flip flop ocorre a copia do valor de D apenas no periodo de transido do sinal de habilitagao denominacdo foi renomeada para clock para adequacao ao flipflop Essa l6gica pode ser acompanhada se observarmos a implementaao em c Note que foi utilizado no primeiro estagio um atch que utiliza a logica negativa para o sinal de habilitacdo cépia de D habilitada no nivel 0 O segundo estagio realiza a c6pia nos momentos em que o enable vale 1 légica positiva Essa sequéncia de ativacdo 0 no latch a esquerda e 1 no latch a direita faz com que o valor D seja efetivamente copiado na transido de 0 para 1 Caso tivéssemos invertido a ordem de ativacado dos latches teriamos a cépia durante a transiado de 1 para 0 ou seja estariamos manipulando a rampa de descida Para finalizar o item d da figura mostra a simbologia de um flipflop tipo D A diferenciagado da representacdo de um Jatch é feita pelo uso do sinal triangular no terminal de clock indicando a ativacao pela rampa Caso 0 componente fosse ativado na ldgica negativa teriamos na entrada do sinal de clock a simbologia de uma porta inversora Mas como armazenar palavras em vez de armazenar apenas 1 bit A resposta a essa questao esta na utilizacdo de registradores os quais veremos a seguir 323 Registradores Registradores sdo organizacées de flipflops de modo que todos possam ser ativados simultaneamente ou seja no mesmo sinal de clock VAHID LASCHUK 2011 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2428 01112023 1229 Sistemas Digitais Na figura a seguir podemos ver trés configuracdes de registradores quanto a forma de interligacdo dos flip flops Entradas a vu i D Q D Q D Q D Q CLK CLK CLK CLK a CLOCK Q Q Q Q 4 texT SUL Saidas D Q D Q D Q D Q CLK CLK CLK CLK b CLOCK Q Q Q Q Saidas D Q D Q D Q D Q CLK CLK CLK CLK c CLOCK Q Q Q Q TEXT SAUL Saidas Figura 12 Trés modos de interligacdo dos flipflops nos registradores armazenamento basico a registrador de deslocamento b registrador de deslocamento em anel c Fonte Elaborada pelo autor 2019 Na figura temos a exemplificacado da utilizagao dos flipflops D para a implementacdo de registradores Podemos observar que o sinal de clock é comum a todos os flipflops Na versdo a temos um registrador para realizar exclusivamente armazenamento de uma palavra de quatro bits A palavra fornecida é armazenada ao pulso do sinal de clock Em b e em c temos a possibilidade de deslocar a informaao armazenada no caso deslocamento para a direita O valor armazenado em um flipflop é copiado para seu vizinho da direita Poderiamos também realizar deslocamento para a esquerda no caso o valor armazenado em um flipflop deveria ser copiado para o seu vizinho da esquerda A diferenca entre as versées b e c reside no fato de que em b 0 flipflop mais a esquerda recebe um valor externo enquanto que em c recebe o valor armazenado no flipflop mais a direita fazendose assim uma realimentacdo dos bits Os registradores podem ser usados em diversas situaées dentre as quais podemos destacar httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2528 01112023 1229 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2628 armazenamento basico multiplicaçaodivisao por base 2 conversor serialparalelo e paraleloserial controlador sequencial divisor de frequencia Diversas aplicaçoes poderao ser feitas tanto com circuitos logicos combinacionais quanto com sequenciais Praticamente todas as funcionalidades vistas neste capıtulo podem ser encontradas comercialmente por meio dos circuitos integrados Uma outra vertente que podera ser utilizada na implementaçao de circuitos e baseada na utilizaçao de HDL Hardware Description Language Linguagem de Descriçao de Hardware tal como Verilog e VHDL VOCÊ QUER VER Atualmente a implementaçao de sistemas digitais esta mudando o foco para a utilizaçao de HDL Hardware Description Language Linguagem de Descriçao de Hardware Para voce saber um pouco sobre esse assunto assista ao vıdeo de IFPB 2018 disponıvel em httpswwwyoutubecomwatchv9rEOvt5cCQM httpswwwyoutubecomwatchv9rEOvt5cCQM 01112023 1229 Sistemas Digitais VAMOS PRATICAR Foi mencionado que um registrador pode desempenhar varias funcione certo Foram destacadas as seguintes armazenamento basico e multiplicagaodivisdo por base 2 e conversor serialparalelo e paraleloserial e controlador sequencial e divisor de frequéncia Vocé seria capaz de associar cada funcionalidade aos tipos de configur registradores apresentados na figura 12 Sintese Chegamos ao fim desta unidade Neste nosso dialogo pudemos ampliar 0 universo de sistemas digitais por meio da conceituacdo e ilustragées de alguns componentes e circuitos Com os pontos aqui abordados vocé podera diferenciar e conceituar componentes digitais implementar circuitos basicos e entender a base do funcionamento dos sistemas computacionais Nesta unidade vocé teve a oportunidade de terum contato inicial com os componentes e circuitos basicos digitais e diferenciar sistemas logicos combinacionais dos sistemas logicos sequenciais e identificar e implementar aplicacgdes utilizando sistemas digitais e fazer um paralelo com algumas funcionalidades dos processadores e sistemas computacionais 4 Clique para baixar o contetido deste tema httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2728 01112023 1229 Sistemas Digitais Bibliografia CURVELLO A Introducao do Mundo do Hardware Reconfiguravel Conhecendo as FPGAs 28 nov 2018 Disponivel em httpswwwembarcadoscombrintroducaodomundodohardwarereconfiguravel conhecendoasfpgas httpswwwembarcadoscombrintroducaodomundodohardwarereconfiguravel conhecendoasfpgas httpswwwembarcadoscombrintroducaodomundodohardwarereconfiguravel conhecendoasfpgas Acesso em 19092019 FARIA R M Utilizagdo de Aritmética bitserial para Reducdo de Consumo de Energia Dissertacdo Mestrado Campina Grande Centro de Engenharia Elétrica e Informatica Universidade Federal de Campina Grande 2014 Disponivel em httpdspacestiufcgedubr8080 jspui bitstream riufcg1181Utilizacao 20de 2 0Aritmetica 20Bit serial20para 20Reducao 20de20Consumo20de 20Energia Roberto20Medeiros20de 20Fariapdfhttpdspacestiufcgedubr8080jspuibitstream riufcg1181 Utilizacao 20de 20Aritmetica 20Bitserial 20para 20Reducao 20de 20Consumo020de 20Energia Roberto20Medeiros20de 20Fariapdf httpdspacestiufcgedubr8080 jspui bitstream riufcg1181Utilizacao 20de 2 0Aritmetica 20Bit serial20para 20Reducao 20de20Consumo20de 20Energia Roberto20Medeiros20de20Fariapdf Acesso em 19092019 GATTO E C Circuitos Digitais Paridade Parte 1 25 jun 2014 Disponivel em httpsptslidesharenetelainececiliagatto circuitosdigitaisparidadeparte 1httpsptslidesharenetelainececiliagatto circuitosdigitaisparidadeparte1 httpsptslidesharenetelainececiliagatto circuitosdigitaisparidadeparte1 Acesso em 19092019 IDOETA I V CAPUANO F G Elementos de Eletroénica Digital 41 ed Sdo Paulo Erica 2012 IFPB Eletrénica Eletrénica Digital Aula 6 Introduao ao SystemVerilog 02 mar 2018 Disponivel em httpswwwyoutubecomwatchv9rEOvt5cCQM jhttpswwwyoutubecomwatchv9rEOvt5cCQM httpswwwyoutubecomwatchv9rEOvt5cCQM Acesso em 18092019 MAGALHAES G V N Somador carrylookahead de 4 bits em VHDL 20 jan 2016 Disponivel em httpswwwembarcadoscombrsomadorcarrylookaheadde4 bits httpswwwembarcadoscombrsomadorcarrylookaheadde4bits httpswwwembarcadoscombrsomadorcarrylookaheadde4bits Acesso em 19092019 TOCCI R J WIDMER N S MOSS G L Sistemas Digitais Principios e Aplicacées 12 Ed Sao Paulo Pearson Education do Brasil 2018 VAHID F LASCHUK A Sistemas Digitais Projeto otimizacgao e HDLs Porto Alegre Bookman 2011 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2828
Envie sua pergunta para a IA e receba a resposta na hora
Recomendado para você
Texto de pré-visualização
01112023 1229 Sistemas Digitais SISTEMAS DIGITAIS UNIDADE 3 CIRCUITOS LOGICOS Fernando Cortez Sica httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 128 01112023 1229 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 228 01112023 1229 Sistemas Digitais ee Introdugao trodug Ola prezado estudante Seja bemvindo a esta unidade de Sistemas Digitais Ao conhecermos melhor a algebra booleana e a forma correta de manipular e simplificar as expressdes ldgicas pode surgir a seguinte questdo como efetivamente montar os circuitos E também que tipos de componentes podem ser usados para a montagem ffsica dos circuitos Bem saiba desde ja que grande parte dos circuitos que apresentaremos assim como seus componentes basicos denominados portas ldgicas podem ser encontrados na forma de circuitos integrados Duas linhas se destacam em funcdo de sua abrangéncia e baixo custo a linha TTL TransistorTransitorLogic e a linha CMOS Complementary MetalOxide Semiconductor Sera que sé é possivel testar os circuitos fisicamente A resposta é nao E possivel testalos usando simuladores de circuitos digitais disponiveis na Internet para a instalacdo local ou para que sejam usados online Os circuitos que aqui serdo vistos poderdao ser aplicados em quais situades Os circuitos que veremos nas proéximas paginas poderdo ser encontrados em algumas funcionalidades do computador e em nosso cotidiano nas mais diversas situacées Outra questdo que podera vir a sua mente ao estudar este contetido com os pontos aqui abordados poderei implementar circuitos mais complexos Um circuito ou sistema corresponde a interligacao de médulos com funcionalidades bem focadas e especificas Assim com a bagagem adquirida aqui vocé podera sim modelar e implementar circuitos mais complexos Faremos também menées técnicas usadas na industria para aproximar os pontos tedricos dos pontos praticos Conversaremos inicialmente sobre os conceitos envolvidos nos circuitos ldgicos formando uma base teérica que permitira a vocé compreender os segmentos dos circuitos l6gicos combinacionais e dos circuitos ldgicos sequenciais Veremos entaéo que os circuitos l6gicos combinacionais sao aqui exemplificados pelos decodificadores multiplexadores e circuitos aritméticos Para finalizar abordaremos os circuitos lédgicos sequenciais destacando e diferenciando seus componentes basicos latches e flipflops Preparado Entao vamos 1a 31 Circuitos Logicos Combinacionais E sabido que toda expressdo representa um circuito certo No caso das tabelasverdade e das expressées booleanas podemos falar que elas retratam diretamente circuitos l6gicos combinacionais Mas o que seriam esses circuitos Descubra a seguir 311 Explicagées iniciais De acordo com Idoeta e Capuano 2012 um circuito é combinacional quando apresenta um valor de saida resultante da combinacdo direta de suas variaveis de entrada Assim a alteracdo de valor de qualquer uma de suas variaveis de entradas pode acarretar em uma imediata mudanga de saida Com essa definiéo podemos perceber a direta relagdo dos circuitos l6gicos combinacionais com as express6es booleanas Por exemplo suponha que desejamos construir um circuito cujo objetivo é mostrar o resultado de uma votacao entre trés pessoas A B e C Sera considerado aprovado se tivermos dois ou trés votantes favoraveis ao ponto sob votacao httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 328 01112023 1229 Sistemas Digitais VOCE O CONHECE e Apos as formalizacées da algebra booleana por George Boole no século XIX o pioneiro a implementar soluc6es baseadas em sistemas digitais foi Claude Shannon no final da década de 1930 COHEN 2018 Para saber mais sobre ele vocé podera acessar o artigo disponivel em httpsexameabrilcombreconomiaebrincandoquese trabalha httpsexameabrilcombreconomiaebrincandoquesetrabalha eee eeeeeeeeeeeeeeeeeeeeee ee eeeee eee eee Para implementar esse circuito devemos antes realizar algumas suposic6es voto a favor é representado por 1 e voto contrario por 0 resultado aprovado é denotado pelo valor 1 e resultado nado aprovado pelo valor 0 A partir dessas consideraées temos na figura a seguir a tabelaverdade a express4o e 0 circuito resultante httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 428 01112023 1229 Sistemas Digitais qo wu Don 000 0 010 0 Os 100 0 10411 iy ib pal yal VABACBC Figura 1 Tabelaverdade expressdo e circuito para gerar 0 resultado de votacdo entre trés votantes Fonte Elaborada pelo autor 2019 Como demonstra a figura caso um dos votantes a qualquer momento altere o valor de seu voto o resultado da saida V podera ser prontamente alterado Essa caracteristica é proporcionada pelo fato de que os circuitos l6gicos combinacionais podem ser representados por uma expressao booleana No caso temos V fABC httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 528 01112023 1229 Sistemas Digitais SSS CASO Um desenvolvedor recebeu um projeto para automatizar um processo vinculado a uma horta hidropdénica familiar Como mecanismos tinha que implementar as seguintes funcionalidades fechar a cobertura caso houvesse incidéncia de sol muito forte de tempos em tempos liberar uma solucao composta por agua e nutrientes e verificar o nivel da agua em circulacdo de modo a injetar mais caso necessario Inicialmente ele pensou em implementar o sistema totalmente baseado em software Porém ele percebeu que seria necessario disponibilizar um computador dedicado a tais funcionalidades consumindo uma quantidade razoavel de energia elétrica Ele percebeu também que as funcionalidades eram muito basicas de modo que ndo compensava adotar uma soludo baseada em Arduino ou algo semelhante A soludo dele entdo foi montar a l6gica totalmente baseada em sistemas digitais manipulando os dados exportados e atuando sobre componentes eletrénicos basicos O projeto resultante teve como caracteristicas baixo custo de implementacdo alta disponibilidade e facil manutencao Os circuitos l6gicos combinacionais podem ser classificados de acordo com sua funcionalidade A seguir conversaremos sobre trés tipos decodificadores multiplexadores e circuitos aritméticos 312 Decodificadores Um circuito de decodificagao tem por objetivo realizar conversdo ou codificaao de padrées ou de formatos Os circuitos decodificadores podem ainda servir para gerar sinais dentro do processador a partir da decodificacao da instrucdo a ser executada em um determinado momento Pensando em representagédes numéricas que tal iniciarmos nossa conversa com um decodificador que convertera a entrada de um teclado numérico decimal para um valor bindario usando a representacdo BCD8421 Para esse decodificador suponha que somente uma tecla podera ser pressionada por vez Dessa forma teremos um decodificador que admitira como entrada os 10 bits representativos das teclas e como saida os 4 bits do valor binario permitindo a representaao do valor 019 00002 até 919 10012 A figura a seguir ilustra a tabelaverdade express6es booleanas e o diagrama esquematico relativo ao decodificador decimal binario httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 628 01112023 1229 Sistemas Digitais BERBER RAR 1000000 000 0 0 0 0 0100000000 0001 0010000 0 00 00 1 0 0001900000 0 001421 000010000 0 01 0 0 000 0010 000 01021 00000 01000 0141 0 00000 00100 01iii1éid41 000 0000 0190 10 0 0 00000 000011 00i21 SAA m to oran mom moOmnooaod R3 R3B8B9 R2 R2B4BSB6B7 Rl R1B2B3B6B7 RO ROB1B3B5B7B9 Figura 2 Tabelaverdade express6es booleanas e diagrama esquematico de um decodificador decimal binario Fonte Elaborada pelo autor 2019 A figura ilustra a implementagao de um decodificador decimal para binario As entradas representando o digito decimal a ser convertido sao identificadas por By a Bg Por sua vez temos os bits de saida denotados por R3 a Rg sendo o R3 0 bit mais significativo As saidas podem ser derivadas diretamente pela observacao da tabelaverdade Por exemplo podese notar que o bit R3 somente tera valor 1 caso o valor fornecido como entrada seja 8 ou 9 nas diversas situaées esse bit de safida do decodificador assume 0 valor 0 Esse decodificador apresenta portanto uma relado de 104 ou seja apresenta 10 bits de entrada e 4 bits de saida Assim caso construissemos aqui um decodificador binariodecimal este teria uma relacdo 410 ou seja 4 bits de entrada 0 valor binario no formato BCD8421 e 10 bits de saida cada bit relacionado a um httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 728 01112023 1229 Sistemas Digitais digito decimal de 0 a9 Existem diversos circuitos integrados comerciais que implementam a funcionalidade de codificaao A seguir sao mencionados circuitos integrados utilizandose a tecnologia TTL e o seu equivalente CMOS para a conversdo BCD8421 para decimal e BCD8421 para display de 7 segmentos BCD8421 para decimal TTL 7442 CMOS 4028 BCD8421 para Display de 7 Segmentos TTL 7448 CMOS 4543 Além dos decodificadores outro grupo de circuitos ldgicos combinacionais é representado pelos multiplexadores e demultiplexadores sobre os quais falaremos a seguir VAMOS PRATICAR e Existe uma outra forma de representacdo numérica binaria denc codificagdo Gray Por exemplo caso estejamos manipulando um nime bits como a imagem a seguir eo w e Note que a cada transiao do codigo Gray tem variagao de apenas um bit da palavra Como implementar um codificador que converte um numero em BCD8421 para o formato Gray httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 828 01112023 1229 Sistemas Digitais BCD8421 Gray ag oo q1 O1 10 ce 1 1 11 10 313 Multiplexadores No mundo da computacdo e dos circuitos em geral o multiplexador exerce importante fundo pelo fato de possibilitar o chaveamento de informacées que trafegam em um sistema Podemos considerar 0 multiplexador como sendo uma chave seletora fazendo com que apenas uma de suas entradas tenha seu valor propagado para a saida Para melhor compreender seu funcionamento e sua constituido fisica vamos observar a figura a seguir httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 928 01112023 1229 Sistemas Digitais Controle de Selecdo Saida de selec vw E de selecao o om E 0 0 E mo E 2 0 1 E E 1 0 E 1 1 E a ou EO 4j El 4 5 F2 jo E3 4 Figura 3 Funcionamento basico tabelaverdade e diagrama esquematico de um multiplexador de quatro entradas e uma saida Fonte Elaborada pelo autor 2019 Na figura perceba temos a composicdo de um multiplexador composto por quatro entradas Eo Ey Ez e E3 e uma Saida S Em funao de suas quatro entradas devese ter portanto 2 bits para o controle de selecao S e So Para a ativacdo de apenas uma de suas entradas o multiplexador é baseado em um decodificador de produtos can6énicos Assim temos nas portas AND do circuito os préprios produtos canGénicos aplicados sobre S e Sg S1 e 50 00 Sles0 01 Sle 50 10 Sle 50 11 Dessa forma todas as safdas das portas AND terdo suas saidas iguais a 0 exceto aquela que tiver seu produto canonico validado Em tal porta a entrada associada tera seu valor propagado para a porta OR Por fim a porta OR tera em suas entradas os valores 0 e a entrada selecionada derivando consequentemente o valor da httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1028 01112023 1229 Sistemas Digitais entrada ativa Falamos sobre um multiplexador de quatro entradas certo Porém saiba que existem implementacées com uma quantidade maior ou menor de entradas Como exemplos de circuitos integrados que implementam MUXs outra denominaado do multiplexador ou multiplex podemos citar 1 CMOS 4019 TTL 74157 circuito integrado que contempla quatro multiplexadores de duas entradas cada O bit de selecdo é comum a todos os multiplexadores implementados 2 CMOS 4052 TTL 74153 dual MUX de quatro entradas cada Os bits de selecdo sdo comuns a dois multiplexadores implementados no circuito integrado CMOS 4067 TTL 74150 multiplexador de 16 entradas e uma saida Além de possibilitar a selecdo e roteamento de informagées os multiplexadores também podem ser usados como geradores de fungées Nessa possibilidade o MUX substitui 0 circuito decodificador Para uma melhor compreensao vamos retomar o exemplo da votado apresentado no inicio deste capitulo e reimplementalo utilizando MUX A figura a seguir ilustra a implementacdo do circuito de votaao utilizando um MUX de oito entradas tecnologia TTL modelo 74151 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1128 01112023 1229 Sistemas Digitais Vcc ERs xo 2 v 0 0 0 0 5 X1 6 X2 0 0 1 0 ie 12 x4 0 1 0 0 14 B 0 1 1 1 12 x7 1 0 0 0 A A 4 rn 1 0 1 1 B 9 B Cc Cc 1 1 0 1 7 OE 1 1 1 1 74151 Figura 4 Tabelaverdade e implementacdo do circuito de votaao entre trés votantes utilizando o multiplexador 74151 Fonte Elaborada pelo autor 2019 Na figura perceba podemos visualizar a implementaao do circuito de votacao utilizando 0 MUX em vez de construirmos um circuito decodificador O circuito integrado escolhido como MUX foi 0 74151 pelo fato de ele apresentar oito entradas numero equivalente a quantidade de linhas da tabelaverdade No referido circuito integrado as entradas sao denotadas por X Temos ainda os pinos 5 e 6 representando a saida do MUX easua forma complementar invertida respectivamente O pino 7 denotado por E representa o sinal de enable habilitagdo Pelo fato de utilizar l6gica negativa motivo da existéncia do simbolo de inversao para que o MUX funcione o pino 7 deve ser ligado ao sinal terra GND ground ou terra Por fim temos os bits de selecdo nos pinos 11 10 e 9 sendo o pino A o mais significativo Para utilizar um MUX como gerador de fundes devemos estabelecer uma correspondéncia direta entre os pinos de entrada do MUX e a ccoluna de saida da tabelaverdade Assim quando tivermos o valor 0 na tabela verdade devemos associar 0 pino correspondente ao terra e quando tivermos o valor 1 na tabelaverdade ligamos o pino correspondente ao valor Vcc As variaveis de entrada no caso correspondendo aos votantes relacionamse aos bits de selecado do multiplexador httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1228 01112023 1229 Sistemas Digitais SSS VOCE SABIA Atualmente muitas solucdes baseadas em implementacao de sistemas digitais estao sendo realizadas utilizando logica ou hardware reconfiguravel e linguagens de descrigdo de hardware HDL Hardware Description Language Um dos componentes presentes nesse campo é a FPGA Field Programmable Gate Array Arranjo de Portas Programaveis em Campo Vocé sabia que os multiplexadores comp6em a esséncia das FPGA Para saber um pouco sobre 0 mundo do hardware reconfiguravel vocé poderda acessar o artigo de Curvello 2018 disponivel em httpswwwembarcadoscombrintroducaodomundodohardware reconfiguravelconhecendoasfpgas httpswwwembarcadoscombrintroducaodomundodohardware reconfiguravelconhecendoasfpgas De Ja falamos sobre como selecionar uma entrada para que seu valor seja propagado para a saida de um MUX certo Mas como podemos fazer o contrario Como podemos coletar um valor de um meio compartilhado entrada e direcionar para apenas uma saida A resposta esta na utilizacdo de um componente que atua de forma analoga ao MUX porém apresenta uma Unica entrada e varias saidas Tratase assim de um demultiplexador demultiplex ou ainda DEMUX A figura a seguir ilustra o funcionamento basico de um DEMUX e seu diagrama esquematico httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1328 01112023 1229 Sistemas Digitais Controle de aA selecao a 3 e sae 2 e Ww e 0 0 E 0 0 O Sl 0 1 0 E 0 0 E 11000 E Figura 5 Ideia basica de funcionamento tabelaverdade e diagrama esquematico de um DEMUX de quatro saidas Fonte Elaborada pelo autor 2019 Na figura perceba temos a ideia basica tabelaverdade e diagrama esquematico de um multiplexador Assim como o MUX um DEMUX também é baseado nos decodificadores de produtos canénicos de forma que apenas uma de suas saidas esteja habilitada a receber a informaao proveniente na estrada do componente Dessa forma a saida habilitada por meio dos bits de controle de seledo recebe o valor presente na entrada e as demais saidas ficam desabilitadas emitindo nesse caso o valor 0 Em algumas situacdes poderemos nos deparar com situagdes nas quais desejamos organizar e aproveitar melhor os canais de informacées disponiveis ou ainda a quantidade de canais extrapola o numero de entradas ou de saidas do MUXs ou DEMUXs disponiveis em nossa bancada Caso nos deparemos com tais situac6es podemos fazer uso da unido de MUXs ou DEMUXs na configuracao denominada cascateamento Antes de continuarmos nossa conversa vamos observar a figura a seguir Nela imagine que desejamos manipular 16 canais porém dispomos de MUXs e DEMUXs de apenas quatro entradas e saidas respectivamente httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1428 01112023 1229 Sistemas Digitais MUXO DEMUXO MUX1 DEMUX1 MUX4 DEMUX4 MUX2 DEMUX2 A B A B je MUX3 DEMUX3 cD cD a MUXs cascateados b DEMUXs cascateados Figura 6 Cascateamento de MUXs a e cascateamento de DEMUxXs b Temse 0 bit A como 0 mais significativo e D o menos significativo da palavra de selecdo Fonte Elaborada pelo autor 2019 Na figura temos em a 0 cascateamento de MUXs de quatro entradas cada para totalizarmos 16 entradas Notase que os bits de selecdo A e B atribuidos ao MUX4 objetivam selecionar um MUX dentre o conjunto formado pelos MUxXs de 0 a3 Os bits de selecdo C e D tém a funcao de selecionar um canal externo Por sua vez em b podemos observar o cascateamento de DEMUXs cujos bits de selecao funcionam de forma analoga ao cascateamento de MUXs Sabemos que dentro do processador além dos elementos de roteamento de informagées encontramos também circuitos aritméticos Veremos a seguir como implementar a aritmética basica e e e oe 314 Circuitos Aritmeticos Sabemos que um processador executa varias tarefas dentre as quais podemos citar as operacées aritméticas Mas como operaées dos tipos soma e subtrado poderdo ser implementadas usando sistemas digitais Para respondermos esse questionamento vamos supor as operacées envolvendo duas palavras de 4 bits cada Rsoma A3A2A1Ao B3B2B1Bo Rsubtracao 4342A1A9 B3B2BBo Para a implementaao vamos abstrair 0 mesmo processo que realizamos em somas e subtra6es coluna por coluna iniciandose pela coluna menos significativa coluna 0 Ao efetuarmos a operacdo na coluna 0 nado precisamos nos preocupar com o transporte vaium ou emprestaum nas operagdes de soma e httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1528 01112023 1229 Sistemas Digitais subtracdo respectivamente Essa preocupaao contudo devera existir nas demais colunas Dessa forma implementaremos dois conjuntos distintos de circuitos um em que nado ha a preocupaao do transporte e outro em que ha essa preocupaao As tabelasverdade e os diagramas esquematicos para esses dois conjuntos para a adicdo e subtracdo podera ser visto na figura a seguir Por questao de espaco vamos usar uma tnica tabelaverdade para as operades de soma e de subtraao LA B Re ts RTS A B TE Re TS R TS o 0 0 0 O Q 0 0 O08 0 0 QO QO 0 1 1 0 i1éiéidi1 o Oo 1 1 0 21 1 1 0 1 0 1 90 oO 1 0 1 0 21 1 11 0 31 0 0 0 1 21 0 1 0 21 1 oO O 1 0 1 90 1 0 1 0 1 0 90 1 lo QO 1 90 90 121 éi1éi1éi1édéiidi A TS TS B B Meio somador Meio subtrador A Aoo E E TE TE Somador completo Subtrador completo Figura 7 Tabelasverdade e diagramas esquematicos dos circuitos relativos ao meio somador meio subtrador somador completo e subtrador completo Fonte Elaborada pelo autor 2019 Na figura temos as tabelasverdade e os diagramas esquematicos dos circuitos relativos ao meio somador meio subtrador somador completo e subtrador completo Para tanto foram adotadas as seguintes legendas A e B os bits da coluna a serem somados httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1628 01112023 1229 Sistemas Digitais TS transporte vaium obtido de uma operacao de soma transporte de saida R resultado da subtracao TS transporte emprestaum obtido de uma operacao de subtracao transporte de saida TE transporte de entrada a ser manipulado na Operacdo de soma ou de subtracao que juntamente aos bits A e B produzira o resultado R ou R e o transporte de saida TS ou TS Note que a expressdo obtida para o resultado R 6 a mesma para R e para R Esse circuito é também denominado como gerador de paridade par pois possui como caracteristica vincular o valor 1 ou 0 de modo que a quantidade de elementos iguais a 1 se torne par VOCE SABIA O circuito que gera o resultado tanto da soma quanto da subtracdo é também denominado gerador de paridade par Esse circuito também é usado em ambientes que manipulam verificacdo de erros tais como armazenamento e comunicacdo de dados GATTO 2014 Para saber um pouco mais sobre o bit de paridade vocé podera acessar a apresentacdo disponivel em httpsptslidesharenetelainececiliagattocircuitosdigitaisparidadeparte1 httpsptslidesharenetelainececiliagattocircuitosdigitaisparidadeparte1 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1728 01112023 1229 Sistemas Digitais Até aqui obtivemos circuitos que manipulam um bit de cada palavra a ser somada ou subtrafda Mas como realizar a operacgdo sobre a palavra completa Para tanto iremos cascatear meio somador ou subtrador com somadores ou subtradores completos como podemos ver na figura a seguir Bits de transporte A B J A B A N A B Somador Somador Somador Somador ou ou ou ou subtrator subtrator subtrator subtrator completo completo completo completo Overflow R R R R Figura 8 Circuito somador ou subtrador para a manipulaao de palavras de quatro bits cada Fonte Elaborada pelo autor 2019 Na figura temos um circuito para realizar a soma ou a subtracdo de palavras de quatro bits cada A saida TS de cada médulo é direcionada a entrada TE do mddulo a sua esquerda de modo que possa ser considerada na operacdo de soma ou de subtracdo Note que o ultimo transporte derivado do médulo responsavel pela manipulado dos bits mais significativos das palavras a serem manipuladas é denominado overflow estouro Na operacdo de soma se esse bit for igual a 1 o resultado extrapolou a capacidade de armazenamento Na operacdo de subtraao 0 valor 1 pode ser desconsiderado httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1828 01112023 1229 Sistemas Digitais SSS VOCE QUER LER Na pratica para evitar atrasos de propagacao de sinais a fim de obter maior eficiéncia os processadores utilizam os circuitos aritméticos paralelos ou vaiumantecipado Porém outros esforgos vém sendo realizados no sentido de encontrar solucées que por exemplo consumam menos energia O trabalho realizado por Faria 2014 relataa implementagdo de um somador do tipo bitserial e esta disponivel em httpdspacestiufcgedubr8080jspuibitstreamriufcg1181Utilizacao20de 20Aritmetica 2 0Bit serial20para20Reducao20de20Consumo20de20Energia Roberto20Medeiros20de20Fariapdf httpdspacestiufcgedubr8080 jspuibitstreamriufcg1181Utilizacao20de 20Aritmetica 2 0Bit serial20para20Reducao20de20Consumo20de20Energia Roberto20Medeiros20de20Fariapdf Para saber mais sobre esse tipo de implementado vocé também poderd ler 0 artigo de Magalhaes 2016 disponivel em httpswwwembarcadoscombrsomadorcarrylookaheadde4bits httpswwwembarcadoscombrsomadorcarrylookaheadde4bits De Até 0 momento conversamos sobre circuitos l6gicos combinacionais Mas o que seriam os sequenciais A seguir abordaremos esse tema httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 1928 01112023 1229 Sistemas Digitais ee VAMOS PRATICAR e Falamos em circuitos combinacionais para efetuar a aritmética basica subtracdo Mas e se tivéssemos apenas um circuito para efetuar a oper soma ou de subtraao Neste caso teriamos um bit de controle denomin exemplo SOMASUB para indicar a operacao a ser realizada Por exemplo caso 0 SOMASUB seja associado ao valor légico 0 o retornara em sua Saida o valor relativo a soma Caso seja associado ao valk 1 a saida correspondera a subtracdo dos valores fornecidos as suas e Como implementar esse circuito ee e e e ee 32 Circuitos Logicos Sequencials De acordo com Tocci Widmer e Moss 2018 circuitos ldgicos sequenciais s4o aqueles capazes de armazenar informacées as quais vao depender do estado atual do componente E justamente devido a essa sequéncia de informaées que os circuitos légicos sequenciais s4o assim denominados A ideia basica para a construao de circuitos sequenciais consiste em duas portas inversoras interconectadas formando um ciclo a saida de uma porta NOT 6 ligada a entrada da outra porta NOT Com essa realimentacdo conseguese fazer com que a informacado seja mantida enquanto o dispositivo permanecer ligado Como exemplos de circuitos sequenciais podemos citar registradores registradores de deslocamento contadores assincronos e contadores sincronos Todos esses circuitos s4éo implementados utilizando latches e flip flops conceitos que veremos a seguir 321 Latches Os latches séo os componentes basicos da légica digital sequencial Em sua implementacdo basica sdo formados por portas légicas dotadas de inversdo NOR ou NAND conforme a figura a seguir httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2028 01112023 1229 Sistemas Digitais a 0 0 Q O 0 0 eke tke 0 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 kek eke 1 1 Q Q R S Q OQ Q O Q 5 R R Q aR Q SQ GS Q a Latch RS logica positiva b Latch RS logica negativa Figura 9 Tabelaverdade e implementacdo basica de latches do tipo RS usando a légica positiva a e usando a logica negativa b Fonte Elaborada pelo autor 2019 Na figura perceba temos dois Jatches RS um sendo implementado com portas NOR a logica positiva e outro com portas NAND b logica negativa Os valores inseridos em seus terminais R reset e S set definem o comportamento do componente Na ldgica positiva esses terminais sao ativados no nivel 1 e na logica negativa ativados em 0 Quando os dois terminais nado sao ativados na primeira linha da tabelaverdade de a ou na Ultima linha da tabelaverdade de b o valor armazenado no componente fica inalterado Ao se ativar o terminal R terceira linha de a ou segunda linha de b é carregado para ser armazenado o valor 0 Na ativacao do S segunda linha de a ou terceira linha de b o componente passa a armazenar o valor 1 Para esse tipo de componente devese evitar que os dois terminais R e S sejam ativados simultaneamente Em tal situagdo o atch entra no estado de indeterminacao Os valores armazenados poderdo ser utilizados por intermédio de seus pinos de saida Q e Q o nome Q é derivado da palavra queue fila ou a propria sequéncia Essas saidas serdo sempre complementares ou seja Q apresenta o proprio valor armazenado e Q externa o valor armazenado de forma negada httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2128 01112023 1229 Sistemas Digitais Mas como evitar a ativacdo simultdnea dos terminais RS Existem algumas outras vers6es de latch como o latch do tipo D A figura a seguir mostra uma utilizaao pratica do latch RS e a implementagao do atch tipo D Para cee bomba Boia nivel alto de agua R 5 Sn Boia nivel baixe 0 0 Q Q S Q 1 1 1 1 1 1 1 0 a Aplicagao latch RS b Tabelaverdade latch D 2 3 c by e ENABLE eT Ore c Implementagao atch D d Simbologia Jatch D com sinal de enable Figura 10 Temos em a um exemplo de aplicaao do latch RS Em b a tabelaverdade do latch tipo D ea sua implementaao em c ea sua simbologia em d Fonte Elaborada pelo autor 2019 Na figura temos em a uma aplicado pratica para o latch RS Essa aplicacdo visa ligar uma bomba de agua somente quando o nivel em uma caixa ddgua atingir um patamar minimo identificado pela boia nivel baixo Ao ser atingido esse nivel o sinal S do atch sera acionado e a bomba sera ligada permanecendo assim até que seja atingido o nivel da boia nivel alto Em tal situacdo o pino R sera acionado desligandose a bomba que permanecera assim até que 0 nivel de agua atinja novamente o nivel baixo Ainda na mesma figura temos em b a tabelaverdade de um latch tipo D com sinal de enable habilitagdo Note que caso esteja desabilitado enable igual a 0 o Jatch permanecera armazenando o valor atual independentemente do valor da entrada D Quando o enable estiver em seu nivel alto o valor presente na entrada D do latch sera copiado e armazenado pelo componente e podera ser utilizado por intermédio de seus terminais de saida Essa tabelaverdade é refletida no item c da figura em que se nota que o latch D éimplementado a partir do latch RS Finalmente temos em d a representaao do latch D Além da entrada de habilitagao podemos encontrar outros sinais de controle nos latches clique para ler PRESET O sinal de PRESET quando ativado faz com que o valor armazenado se tornasse 1 independentemente dos valores de enable e de D httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2228 01112023 1229 Sistemas Digitais Esse sinal independentemente dos valores presentes em enable e em D faz com CLEAR que o valor armazenado se torne 0 Uma questao que vocé pode agora refletir sobre a memoria cache do computador SRAM Static RAM é baseada em flipflops Mas o que vem a ser esse componente Qual é a diferenca em relacado aos latches Responderemos esse questionamento a seguir portanto continue acompanhando com atenao 322 FlipFlops Mencionamos que os latches tém o objetivo de armazenar informac6ées Porém existe um outro componente denominado flipflop cujo objetivo também é o armazenamento de dados A diferenca basica entre eles consiste em sua forma de habilitacdo ativacao Enquanto que os latches permanecem ativos durante todo o periodo no qual o sinal de habilitacdo estiver ativo os flipflops sao ativados apenas nas transides dos valores Tais transides sao denominadas rampas Rampa transiao de subida rampa positiva ou logica positiva representa a transicao do valor 0 para o valor 1 Rampa transicao de descida rampa negativa ou logica negativa representa a transicao do valor 1 para o valor O Mas como implementar um flipflop Vamos tomar como exemplo um flipflop tipo D Na figura a seguir observe que um flipflop tipo D podera ser implementado utilizandose dois latches do tipo D httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2328 01112023 1229 Sistemas Digitais Enable Clock D D Q Q a Transicgao de ondas latch tempo b Transiao de ondas flipflop tempo PR PR PR D Q D Q D Q ENABLE ENABLE CLOCK Q Q Q cL CL cL C Implementacao flipflop D com cascateamento de latches d Simbolo flipflop D Figura 11 Formas de ondas relativas a um latch D a ea um flipflop D b Implementaao de um flip flop D usando latches D c Simbologia flipflop D d Fonte Elaborada pelo autor 2019 Na figura os momentos de ativacdo encontramse destacados na cor vermelha itens a e b da figura Podemos notar que no latch 0 sinal D continua sendo propagado para dentro do componente enquanto o sinal de habilitacdo estiver ativo nesse exemplo esta sendo utilizada a ldgica positiva Por sua vez no flip flop ocorre a copia do valor de D apenas no periodo de transido do sinal de habilitagao denominacdo foi renomeada para clock para adequacao ao flipflop Essa l6gica pode ser acompanhada se observarmos a implementaao em c Note que foi utilizado no primeiro estagio um atch que utiliza a logica negativa para o sinal de habilitacdo cépia de D habilitada no nivel 0 O segundo estagio realiza a c6pia nos momentos em que o enable vale 1 légica positiva Essa sequéncia de ativacdo 0 no latch a esquerda e 1 no latch a direita faz com que o valor D seja efetivamente copiado na transido de 0 para 1 Caso tivéssemos invertido a ordem de ativacado dos latches teriamos a cépia durante a transiado de 1 para 0 ou seja estariamos manipulando a rampa de descida Para finalizar o item d da figura mostra a simbologia de um flipflop tipo D A diferenciagado da representacdo de um Jatch é feita pelo uso do sinal triangular no terminal de clock indicando a ativacao pela rampa Caso 0 componente fosse ativado na ldgica negativa teriamos na entrada do sinal de clock a simbologia de uma porta inversora Mas como armazenar palavras em vez de armazenar apenas 1 bit A resposta a essa questao esta na utilizacdo de registradores os quais veremos a seguir 323 Registradores Registradores sdo organizacées de flipflops de modo que todos possam ser ativados simultaneamente ou seja no mesmo sinal de clock VAHID LASCHUK 2011 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2428 01112023 1229 Sistemas Digitais Na figura a seguir podemos ver trés configuracdes de registradores quanto a forma de interligacdo dos flip flops Entradas a vu i D Q D Q D Q D Q CLK CLK CLK CLK a CLOCK Q Q Q Q 4 texT SUL Saidas D Q D Q D Q D Q CLK CLK CLK CLK b CLOCK Q Q Q Q Saidas D Q D Q D Q D Q CLK CLK CLK CLK c CLOCK Q Q Q Q TEXT SAUL Saidas Figura 12 Trés modos de interligacdo dos flipflops nos registradores armazenamento basico a registrador de deslocamento b registrador de deslocamento em anel c Fonte Elaborada pelo autor 2019 Na figura temos a exemplificacado da utilizagao dos flipflops D para a implementacdo de registradores Podemos observar que o sinal de clock é comum a todos os flipflops Na versdo a temos um registrador para realizar exclusivamente armazenamento de uma palavra de quatro bits A palavra fornecida é armazenada ao pulso do sinal de clock Em b e em c temos a possibilidade de deslocar a informaao armazenada no caso deslocamento para a direita O valor armazenado em um flipflop é copiado para seu vizinho da direita Poderiamos também realizar deslocamento para a esquerda no caso o valor armazenado em um flipflop deveria ser copiado para o seu vizinho da esquerda A diferenca entre as versées b e c reside no fato de que em b 0 flipflop mais a esquerda recebe um valor externo enquanto que em c recebe o valor armazenado no flipflop mais a direita fazendose assim uma realimentacdo dos bits Os registradores podem ser usados em diversas situaées dentre as quais podemos destacar httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2528 01112023 1229 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2628 armazenamento basico multiplicaçaodivisao por base 2 conversor serialparalelo e paraleloserial controlador sequencial divisor de frequencia Diversas aplicaçoes poderao ser feitas tanto com circuitos logicos combinacionais quanto com sequenciais Praticamente todas as funcionalidades vistas neste capıtulo podem ser encontradas comercialmente por meio dos circuitos integrados Uma outra vertente que podera ser utilizada na implementaçao de circuitos e baseada na utilizaçao de HDL Hardware Description Language Linguagem de Descriçao de Hardware tal como Verilog e VHDL VOCÊ QUER VER Atualmente a implementaçao de sistemas digitais esta mudando o foco para a utilizaçao de HDL Hardware Description Language Linguagem de Descriçao de Hardware Para voce saber um pouco sobre esse assunto assista ao vıdeo de IFPB 2018 disponıvel em httpswwwyoutubecomwatchv9rEOvt5cCQM httpswwwyoutubecomwatchv9rEOvt5cCQM 01112023 1229 Sistemas Digitais VAMOS PRATICAR Foi mencionado que um registrador pode desempenhar varias funcione certo Foram destacadas as seguintes armazenamento basico e multiplicagaodivisdo por base 2 e conversor serialparalelo e paraleloserial e controlador sequencial e divisor de frequéncia Vocé seria capaz de associar cada funcionalidade aos tipos de configur registradores apresentados na figura 12 Sintese Chegamos ao fim desta unidade Neste nosso dialogo pudemos ampliar 0 universo de sistemas digitais por meio da conceituacdo e ilustragées de alguns componentes e circuitos Com os pontos aqui abordados vocé podera diferenciar e conceituar componentes digitais implementar circuitos basicos e entender a base do funcionamento dos sistemas computacionais Nesta unidade vocé teve a oportunidade de terum contato inicial com os componentes e circuitos basicos digitais e diferenciar sistemas logicos combinacionais dos sistemas logicos sequenciais e identificar e implementar aplicacgdes utilizando sistemas digitais e fazer um paralelo com algumas funcionalidades dos processadores e sistemas computacionais 4 Clique para baixar o contetido deste tema httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2728 01112023 1229 Sistemas Digitais Bibliografia CURVELLO A Introducao do Mundo do Hardware Reconfiguravel Conhecendo as FPGAs 28 nov 2018 Disponivel em httpswwwembarcadoscombrintroducaodomundodohardwarereconfiguravel conhecendoasfpgas httpswwwembarcadoscombrintroducaodomundodohardwarereconfiguravel conhecendoasfpgas httpswwwembarcadoscombrintroducaodomundodohardwarereconfiguravel conhecendoasfpgas Acesso em 19092019 FARIA R M Utilizagdo de Aritmética bitserial para Reducdo de Consumo de Energia Dissertacdo Mestrado Campina Grande Centro de Engenharia Elétrica e Informatica Universidade Federal de Campina Grande 2014 Disponivel em httpdspacestiufcgedubr8080 jspui bitstream riufcg1181Utilizacao 20de 2 0Aritmetica 20Bit serial20para 20Reducao 20de20Consumo20de 20Energia Roberto20Medeiros20de 20Fariapdfhttpdspacestiufcgedubr8080jspuibitstream riufcg1181 Utilizacao 20de 20Aritmetica 20Bitserial 20para 20Reducao 20de 20Consumo020de 20Energia Roberto20Medeiros20de 20Fariapdf httpdspacestiufcgedubr8080 jspui bitstream riufcg1181Utilizacao 20de 2 0Aritmetica 20Bit serial20para 20Reducao 20de20Consumo20de 20Energia Roberto20Medeiros20de20Fariapdf Acesso em 19092019 GATTO E C Circuitos Digitais Paridade Parte 1 25 jun 2014 Disponivel em httpsptslidesharenetelainececiliagatto circuitosdigitaisparidadeparte 1httpsptslidesharenetelainececiliagatto circuitosdigitaisparidadeparte1 httpsptslidesharenetelainececiliagatto circuitosdigitaisparidadeparte1 Acesso em 19092019 IDOETA I V CAPUANO F G Elementos de Eletroénica Digital 41 ed Sdo Paulo Erica 2012 IFPB Eletrénica Eletrénica Digital Aula 6 Introduao ao SystemVerilog 02 mar 2018 Disponivel em httpswwwyoutubecomwatchv9rEOvt5cCQM jhttpswwwyoutubecomwatchv9rEOvt5cCQM httpswwwyoutubecomwatchv9rEOvt5cCQM Acesso em 18092019 MAGALHAES G V N Somador carrylookahead de 4 bits em VHDL 20 jan 2016 Disponivel em httpswwwembarcadoscombrsomadorcarrylookaheadde4 bits httpswwwembarcadoscombrsomadorcarrylookaheadde4bits httpswwwembarcadoscombrsomadorcarrylookaheadde4bits Acesso em 19092019 TOCCI R J WIDMER N S MOSS G L Sistemas Digitais Principios e Aplicacées 12 Ed Sao Paulo Pearson Education do Brasil 2018 VAHID F LASCHUK A Sistemas Digitais Projeto otimizacgao e HDLs Porto Alegre Bookman 2011 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade3ebookindexhtml 2828