·
Biomedicina ·
Laboratório de Sistemas Digitais
Envie sua pergunta para a IA e receba a resposta na hora
Recomendado para você
Texto de pré-visualização
01112023 1227 Sistemas Digitais SISTEMAS DIGITAIS Ff UNIDADE 2 PORTAS LOGICAS Fernando Cortez Sica httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 125 01112023 1227 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 225 01112023 1227 Sistemas Digitais Introducao 01a prezado estudante Bemvindo a segunda unidade de Sistemas Digitais Vocé sabe como representar um circuito l6gico propriamente dito a partir de uma expressdo booleana Nesta unidade abordaremos a maneira pela qual podemos obter circuitos l6gicos usando componentes reais Uma outra questao que pode ocorrer é as propriedades e leis da algebra booleana serao empregadas neste estudo Sim a algebra booleana sera necessaria para que possamos utilizar as portas légicas que constituem a abstrado mais basica dos sistemas digitais representando os operadores légicos Saiba que a algebra digital sera util para por exemplo realizarmos simplificagdes de express6es booleanas Mas como montar a expressao ldgica booleana para construir um circuito que atenda a um certo objetivo Falaremos também sobre como extrair a expressdo booleana de uma tabelaverdade por exemplo que representa 0 comportamento do circuito a ser criado Para que possamos caminhar por esses pontos iniciaremos com a implementacao de circuitos légicos a partir de express6es booleanas conhecidas Quando estivermos familiarizados com a forma de implementar circuitos migrando as express6es para um mundo mais pratico sera o momento de extrairmos as express6es a partir de tabelasverdade Como a extracdo de expressdes pode implicar em expressdes nado otimizadas fecharemos esta unidade falando sobre como otimizar ou simplificar as expressdes usando a algebra booleana e por fim usando os mapas de Karnaugh Com essa etapa de simplificacdo obteremos circuitos reduzidos e otimizados Preparado para colocar as m4os na massa ou melhor nos circuitos Entao vamos 1a e e e e 21 Obtengao do circuito logico a partir de expressoes booleanas Vocé ja deve saber como transformar as express6es em diagramas esquematicos usando as portas légicas basicas NOT AND OR NAND NOR XOR e XNOR certo Vamos contudo dar uma reforcada nesse ponto pois éa base para a implementacado fisica dos sistemas ldgicos digitais Acompanhe One 211 Familias logicas Para a implementagao fisica vamos relembrar da precedéncia na algebra booleana pois teremos que seguila para poder proceder a interligacao das portas légicas Dessa forma as ligagées ocorrerdo na seguinte ordem TOCCI WIDMER MOSS 2018 clique para ler 1 parénteses 2 negacao operador NOT 32 operador AND httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 325 01112023 1227 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 425 4 º operador OU XOR XNOR Em segundo lugar e interessante conhecermos quais os componentes que utilizaremos para a montagem de nossos circuitos Em linhas praticas e gerais existem dois grandes grupos de circuitos integrados componentes eletronicos que encapsulam varios transistores e no nosso caso implementam os operadores logicos os componentes baseados na tecnologia TTL Transitortransitor Logic ou Logica de transitor transitor e os baseados em CMOS Complementary MetalOxide Semiconductors Semicondutor de metal oxido complementar Alem dessas duas famılias podemos citar ECL emittercoupled logic BiCMOS bipolar complementary metaloxide semicondutor GaAs arseneto de gálio Cada tecnologia tem as suas caracterısticas basicas como a velocidade de trabalho a potencia dissipada e a voltagem requerida para seu funcionamento VOCÊ SABIA Voce sabia que existem simuladores de circuitos logicos que podem ser baixados em computadores e celulares e que tambem podem ser manipulados online Um dos simuladores que merecem destaque e o Tinkercad que podera ser acessado em tinkercadcom Com ele voce podera montar soluçoes baseadas em sistemas logicos e na utilizaçao do Arduino 01112023 1227 Sistemas Digitais VOCE QUER LER e Em funcdo das caracteristicas distintas entre TTL e CMOS os circuitos l6gicos nao devem misturar essas duas tecnologias ou seja utilizase apenas TTL ou apenas CMOS Porém caso haja realmente a necessidade de interfacear circuitos CMOS TTL vocé pode saber como proceder por meio da leitura do artigo do IFSC 2018 Disponivel em httpswikiifscedubrmediawikiindexphpAULA16 EletrC3B4nicaDigital1 GraduaC3A7C3A30 httpswikiifsceedubrmediawikiindexphpAULA16 EletrC3B4nicaDigital1 GraduaC3A7C3A30 ee Em fungao de praticidade utilizaremos alinha TTL que apresenta os seguintes parametros basicos x fanout numero de portas logicas que poderemos conectar a saida de outra porta geralmente 10 Tensao de alimentagao 5V Nn n e Faixas de tensoes para a representacao dos niveis logicos Nivel logico 0 de OV a 08V Nivel logico 1 de24V a 5V Outro motivo para se adotar o TTL consiste na sugestao da utilizacdo do Tinkercad para que possamos testar os circuitos implementados O ambiente em questao contempla um simulador online de circuitos facilitando seu manuseio em diversas situaées e locais Antes de iniciarmos nossa montagem é interessante mencionar sobre as pinagens dos circuitos integrados que poderao ser utilizados A figura a seguir ilustra dois circuitos integrados da linha TTL o 7404 implementa portas NOT e o 7408 que contempla portas AND httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 525 01112023 1227 Sistemas Digitais fr4 fas x2 faa a0 8 4 a3 x2 faa fo 9 vcc vec L a So po o FR ey be To nD See il GND U U GND i j2 3 ja Js 3 4 s e 7 TTL 7404 TTL 7408 Figura 1 Diagrama das pinagens dos circuitos integrados TTL modelos 7404 com seis portas NOT e 7408 com quatro portas AND Fonte Elaborada pelo autor 2019 Na figura podemos observar que os circuitos integrados 7404 e 7408 possuem 14 pinos sendo que 0 pino 7 deve ser ligado ao terra GND Ground e o pino 14 ao terminal positivo da alimentado VCC Os pinos sao numerados no sentido antihorario e iniciam sua contagem no lado esquerdo de uma marca chanfro componente visto por cima Observase ainda que 0 7404 possui encapsuladas seis portas inversoras e 0 7408 quatro portas AND Mas como implementar de fato as express6es booleanas utilizandose portas l6gicas Conversaremos sobre isso a seguir 212 Implementagdo de sistemas ldgicos digitais a partir de expresses booleanas Para iniciar nossa trajetéria implementando circuitos a partir de express6es booleanas vamos supor que desejamos construir um circuito cuja expressdo booleana hipotética consiste em SABCAB Usando a sequéncia de precedéncia teremos os passos listados a seguir Confira 1 Passo aplicar a negacao na variavel A para depois poder usar a Saida da porta NOT na parcela A B 2 Passo desenvolver paralelamente as parcelas A B e A B 3 Passo utilizar uma porta AND para integrar a variavel C ea saida de A B e 4 Passo utilizar uma porta OR recebendo as saidas da porta AND do terceiro passo com a Saida da porta AND da parcela A B httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 625 01112023 1227 Sistemas Digitais Por meio da aplicagado da sequéncia exposta acima temos o diagrama esquematico presente na figura a seguir A figura contém as ligagées realizadas no simulador tinkercadcom em que foram utilizados os circuitos integrados tais quais sao encontrados no mercado os G oe a LJ a iv a fr 8 ft 8 F ea Ss 7 8 ft 8 4 ec cs se ee re Tel hUlUcrrhUlUlrOrhUCUcrOrlhUlUhrhrhUh hh Rh BOT Tle le see oF 2 2 7 8 4 seeoepeeaseeeeteeeseeeeeeeseie se t se SB we shee eee ss é DLLs 6 see 6 s 3S eS SSP REEERERE SZBEBBLEREF BREE EBET TT TT SE reales cee Petal y A LJ eer PrrrvrrrpryTte se TEP PTF whe TTT Tee ee eee el Ds se se es ci Sa ae 8 8 1a Ad a 4 ad Led 7 a F i iy Cc 4 e a Se se secs eS ses es xc a vu 1 passo 2 passo 1 2 1 4 4 passo 2 6 P 4 6 1 5 S tT 3 2 Figura 2 Diagrama esquematico e ligacées fisicas feitas no simulador tinkercadcom relativos a expressdo booleanaS ABCAB Fonte Elaborada pelo autor 2019 Na figura anterior temos o diagrama esquematico e as ligacées fisicas relativas 4 expressdo SABCA B No diagrama esquematico os nimeros associados as portas légicas representam os nimeros dos pinos associados aos circuitos integrados 7404 portas NOT 7432 portas OR 7408 portas AND As colunas linhas verticais do protoboard placa para ligacées sdo barramentos ou seja constituem os mesmos pontos para ligacées Os fios em laranja sao as entradas e o fio verde a saida S Os demais fios sao responsaveis pelas ligacdes entre as portas Por exemplo o fio azul ligado no pino 2 do 7404 representa a saida de uma porta NOT A outra extremidade do fio azul esta conectada ao pino 1 do 7432 ou seja em uma entrada de uma das portas OR encapsuladas nesse circuito integrado httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 725 01112023 1227 Sistemas Digitais eee eee reer reer erence eee Um projetista e implementador de sistemas ldgicos digitais foi incumbido de realizar um certo projeto Porém ele deseja fazer um teste do circuito produzido a fim de verificar se o circuito funciona como definido em relacdo as quest6es de tempo e de propagacao de sinais Ele também deseja testar algumas versées distintas do projeto envolvendo tecnologias distintas de circuitos integrados e também envolvendo uma versdo desenvolvida em HDL Hardware Description Language Linguagem de Descrigao de Hardware Como existem varias alternativas e para ndo perder tempo e dinheiro construindo varios circuitos légicos antes de tomar a decisdo ele resolveu simular todas as possibilidades Com o resultado da simulacdo pdde verificar o verdadeiro comportamento das vers6es implementadas Como licdo desse caso sugerimos que independentemente da complexidade e tamanho do circuito a ser produzido é conveniente realizar simulac6ées prévias do circuito sob desenvolvimento a Ja que mencionamos a implementacdo em simuladores mencionamos aqui uma dica de como produzir os valores das variaveis por meio de um botao O circuito a seguir ilustra uma das formas que podera ser usada no circuito No caso seriam necessarios trés circuitos idénticos cada um produzindo uma das variaveis 5V ImM1 o o Variavel para o circulo Figura 3 Forma de inserir um botao para gerar os niveis ldgicos 1 ou O relativos a uma variavel a ser manipulada pelo circuito digital Fonte Elaborada pelo autor 2019 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 825 01112023 1227 Sistemas Digitais Perceba que quando o botdao for pressionado a tensdo de 5V é externada do circuito fazendo com que a variavel represente o nivel ldgico 1 Por outro lado quando o botao nao estiver pressionado o circuito produzira o nivel ldgico 0 em que o referencial de terra é externado por intermédio do resistor de 300 ohms Tal resistor 6 denominado como pulldown em uma traducao literal puxar para baixo devido a sua derivacao do referencial terra GND Ground Até aqui fizemos a implementacdo de uma expressao booleana que ja se encontrava formada Mas como obter uma express4o booleana E 0 que vocé sabera a seguir Continue acompanhando ee VAMOS PRATICAR e Para essas sugest6es crie uma conta no Tinkercad e implemente as se express6es booleanas a SA BCDB b S A BC BAC a ww ww e ww 22 Obtencao da expressao booleana pela interpretacao do e e e circuito logico Vocé ja deve saber que uma tabelaverdade representa 0 comportamento de um sistema légico diante de todas as combinac6es possiveis das variaveis de entrada envolvidas certo Mas como efetivamente extrair uma expressdo booleana a partir da tabelaverdade para depois implementar fisicamente 0 circuito Veremos esse ponto a seguir porém antes conversaremos sobre formas padrées das express6es booleanas 221 Formas padroes de expressoes booleanas Antes de conversarmos sobre o processo de obtengao da expressao vamos colocar o conceito de formas padr6es soma de produtos e produto de somas IDOETA CAPUANO 2012 Soma de produtos A expressao booleana representada na forma de soma de produtos é constituida pela interconexdo via porta OR de parcelas Cada parcela denominada mintermo é formada por variaveis interconectadas por portas AND Como exemplo temos S ABC ABC ABC httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 925 01112023 1227 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1025 Quando temos todas as variaveis presentes em todas as parcelas mesmo que elas apareçam de forma complementadas dizemos que a expressao esta em sua forma canonica Expressoes derivadas diretamente de tabelasverdade antes de qualquer manipulaçao algebrica sempre estarao em sua forma canonica Exemplos e contraexemplos de formas canonicas Exemplos de expressões canônicas S ABC ABC ABC S ABC ABC ABC Contraexemplos de expressões canônicas S ABC ABC AC S ABC AC ABC Mas como obter a expressao a partir da tabelaverdade Dialogaremos agora sobre essa questao 222 Extração da expressão booleana a partir da tabelaverdade Conversamos sobre tabelasverdade e sobre formas padroes de representaçao das expressoes booleanas Mas como juntar esses dois assuntos para que possamos extrair expressoes a partir de tabelasverdade Cada linha da tabelaverdade gera um mintermo ou um maxtermo conforme ilustra a tabela a seguir em que temos uma tabelaverdade de duas variaveis Podemos notar na tabelaverdade que para construirmos um mintermo temos que complementar as variaveis que estiverem associadas ao valor logico 0 deixando sem inverter as variaveis que estiverem sinalizadas como 1 Por outro lado para construirmos um maxtermo temos que complementar as variaveis A expressao booleana representada na forma de produto de somas e constituıda pela interconexao via porta AND de parcelas Cada parcela denominada maxtermo e formada por variaveis interconectadas por portas OR Como exemplo temos S ABC ABC ABC Tabela 1 Mintermos e maxtermos associados a cada linha de uma tabelaverdade envolvendo duas variaveis Fonte Elaborada pelo autor 2019 Produto de somas 01112023 1227 Sistemas Digitais que estiverem associadas ao valor ldgico 1 deixando sem inverter as variaveis que estiverem sinalizadas como 0 Para exemplificarmos o processo de obtendo de uma expressao booleana a partir de uma tabelaverdade imagine que ha a necessidade de criar um circuito que produzira o resultado de uma votaao envolvendo trés pessoas votantes A B e C O primeiro passo sera a criacdo da tabelaverdade Em tal tabelaverdade vamos fazer algumas considera6es e Para cada votante o valor 0 denota um voto contrario e portanto 1 representa o voto a favor Para o resultado o resultado valendo 1 significa que o assunto votado foi aprovado ja o valor 0 indica a rejeicao do ponto apreciado na votacao A partir dessas consideraées vamos construir a tabelaverdade Aproveitando a oportunidade para facilitar nossa conversa ja associaremos o mintermo e o maxtermo a cada linha da tabelaverdade A figura a seguir mostra a tabelaverdade resultante noew NTC MLS SEED al cn te es 000 0 0 ABC ABC 10010 ABC AtBtC 20100 ABC ABtC 30111 ABC AtBtC 41000 ABC ABC 51011 ABC AtBtC 61101 ABC ABC J1li1i1d1 é éABC ABeC Tabela 2 Mintermos e maxtermos associados a um circuito para a exibido do resultado de votacao envolvendo trés pessoas votantes A B e C Fonte Elaborada pelo autor 2019 Na tabelaverdade perceba temos a safda V sinalizada em 1 quando dois ou mais votantes votarem a favor nivel l6gico 1 Para extrairmos a expresso booleana escolhemos as linhas que tiverem resultado em V sinalizado em 1 para obter a expressdo na forma de soma de produtos ou escolhemos as linhas cujo valor V seja 0 para extrairmos a expressao na forma de produto de somas A cada linha escolhida faremos com que 0 mintermo ou o maxtermo integre a expressdo resultante Assim teremos Soma de produtos Linhas escolhidas 3 5 6e 7 Expressdo resultante V ABC ABC ABC ABC httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1125 01112023 1227 Sistemas Digitais Produto de somas Linhas escolhidas 0 1 2 e 4 Expressdo resultante V ABCABCABCABC Como mencionado anteriormente toda expressdo obtida da tabelaverdade é uma expressdo escrita em sua forma canénica Assim é passivel de simplificacdo Veremos a seguir como poderemos simplificala httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1225 01112023 1227 Sistemas Digitais VAMOS PRATICAR e Suponha uma tabelaverdade de 8 linhas envolvendo as variaveis A B cuja coluna de saida é 01101101 0 bit O mais a esquerda corresponde A0 B0 e C0 e consequentemente o valor 1 mais a direita corre a linha A1 B1 e C1 Extraia a expressdo a partir da tabelaveri forma de soma de produtos e depois na forma de produto de somas e ege e e e 23 Simplificagao de circuitos logicos O processo de simplificagao de circuitos lédgicos visa diminuir o nimero de portas légicas ou tentar pelo menos diminuir o tempo de transido do sinal entre os componentes que fazem parte do circuito Uma redugdo do ntimero de portas ou da extensdo do caminho que o sinal devera trafegar gera varias consequéncias como diminuido no custo dos circuitos diminuicao do espaco utilizado pelo circuito diminuicao do consumo e da poténcia dissipada possibilidade de utilizar frequéncias mais altas de operacao Veremos a seguir como poderemos proceder a simplificaao utilizando as propriedades da légica booleana e aplicando o mapa de Karnaugh 231 Simplificagdo pela aplicagdo de propriedades e teoremas da algebra de Boole httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1325 01112023 1227 Sistemas Digitais Como efetuar a simplificacdo do circuito Aplicando os teoremas e propriedades da lédgica booleana Em algumas ocasiGées vale também o bom senso para aplicar as propriedades como tentar colocar os termos complementados juntos Dessa forma conseguimos obter AA1 ou AA0 tentar fazer com que apareca alguma variavel isolada de modo a colocala em evidéncia e anular as demais parcelas nas quais tal variavel se faz presente Vamos iniciar a exemplificagao da simplificagdo tomando por base o nosso circuito da votacdo entre trés votantes Para tanto vamos partir da expressdo obtida pelo uso dos mintermos ou seja a expressdo na forma de soma de produtos V ABC ABC ABC ABC Inicialmente podemos observar que alguns membros sao comuns a algumas parcelas Assim poderemos colocar em evidéncia I V ABC ABC ABC ABC II V ABC ABC ABC ABC IDV ABC ABC ABC ABC Notamos que existem trés possibilidades de colocacgao em evidéncia Em I podemos colocar em evidéncia BC em II podemos colocar AC e em III podemos evidenciar AB Sera que podemos fazer uso das trés possibilidades A resposta é sim Lembrando da propriedade da identidade AAA podemos fazer o caminho contrario ou seja AAA Assim poderemos replicar a parcela que é referenciada trés vezes na evidéncia ABC V ABC ABC ABC ABC ABC ABC Agora poderemos colocar em evidéncia BC AC e AC V ABC ABC ABC ABC ABC ABC V BCA A ACB B ABC C Observando o contetido dos parénteses notamos que as variaveis aparecem de forma complementada portanto poderemos aplicar o postulado do complemento xx1 VBC1AC1AB1 Por fim aplicamos o postulado do elemento neutro x1x VBCACAB Nesse ponto temos a expressao final simplificada para 0 circuito de votado envolvendo trés votantes VBCACAB httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1425 01112023 1227 Sistemas Digitais VOCE QUER VER Para efetuar simplificagdes de express6es légicas existem diversas ferramentas automaticas disponiveis tanto gratuitas quanto pagas A videoaula disponibilizada por Maganha 2017 aborda algumas alternativas para facilitar a vida dos projetistasdesenvolvedores de circuitos baseados em logica digital Confira em httpswwwyoutubecomwatchvH9qKIHYHV8k httpswwwyoutubecomwatchvH9qKIHYHV8k SSS Para melhor apresentarmos o processo de simplificagdo vamos partir para outro exemplo de expressdo booleana passivel de ser otimizada SXXYZZyY Inicialmente a fim de colocarmos juntos termos complementados podemos aplicar a distribuigdo do termo X sobre XY e também aplicar a distributiva Z ZY SXXYZZyY SXXXY Z ZZ Y Aplicase o postulado do complemento em X X e em Z Z SXXXY Z ZZ Y S0XY 1Z Y Podemos retirar os elementos neutros 0 no operador OR e 1 no operador AND S0XY 1Z Y S XY Z Y SXYZyY Agora podemos colocar o Y em evidéncia SXYZyY SYX 1Z Por fim aplicamos o postulado da absorao sobre 0 operador OR no termo X 1 SYX 1Z SYZ Para realizar a simplificacdo de uma expressdo booleana podemos ainda utilizar outra técnica de simplificacgao o mapa de Karnaugh assunto que debateremos no proximo item 232 Simplificagdo pela aplicagdo de Mapa de Karnaugh httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1525 01112023 1227 Sistemas Digitais Como mencionamos ha pouco podemos utilizar o mapa de Karnaugh para simplificar express6es escritas como soma de produtos Mas 0 que vem a Ser 0 mapa de Karnaugh De acordo com Vahid e Laschuk 2011 os mapas de Karnaugh constituem uma ferramenta visual na forma de uma matriz para a simplificacdo de express6es que possuem poucas variaveis Para expressOes que manipulam cinco ou mais variaveis tornase inviavel a utilizagdo dessa ferramenta Os mapas de Karnaugh permitem um entendimento basico de outros métodos existentes para a simplificagdo de expressdes booleanas ee VOCE SABIA Tenha em mente que o problema de otimizacao pode ser resolvido por diversas técnicas e ferramentas além dos mapas de Karnaugh Uma alternativa para simplificar express6es com um numero maior de variaveis consiste na utilizacado do método de QuineMcCluskey Porém a simplificagdo pode ir além inclusive empregando técnicas baseadas em inteligéncia artificial No trabalho de monografia de Oliveira 2015 vocé encontrara uma solucdo baseada em evolucao artificial Disponivel em httpbdmunbbrbitstream104831104512015VitorCoimbraDeOliveirap df httpbdmunbbrbitstream10483 1104512015VitorCoimbraDeOliveirap df SSS O mapa de Karnaugh faz um mapeamento direto da tabelaverdade Cada célula da matriz representada pelo mapa corresponde a uma linha da tabelaverdade A figura a seguir ilustra os mapas para 2 3 e 4 variaveis httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1625 01112023 1227 Sistemas Digitais AB AB AB AB Mapa para 2 variaveis AB AB AB AB C Cc Mapa para 3 variaveis AB AB AB AB CD CD CD CD Mapa para 4 variaveis Figura 4 Mapas de Karnaugh para 2 3 e 4 variaveis A sequéncia das variaveis é fixa podendo apenas as células serem rotacionadas sem alterar o sentido de células vizinhas Fonte Elaborada pelo autor 2019 Para realizar simplificagdées utilizando o mapa de Karnaugh precisamos conhecer a ideia de vizinhana e de grupo Para isso tomemos um mapa para quatro variaveis conforme ilustrado a seguir to pe topo oe s 1 Figura 5 Exemplos de vizinhos em um mapa para quatro variaveis As vizinhancas sao exibidas pelas coloracées das setas Por exemplo a célula ABCD tem como vizinhos ABCD ABCD ABCD e ABCD Fonte Elaborada pelo autor 2019 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1725 01112023 1227 Sistemas Digitais Na figura anterior perceba que a linha CD é vizinha da linha CD e a coluna AB é vizinha da coluna AB Isso porque 0 mapa de Karnaugh nao é plano ou seja 6 como se criadssemos uma esfera conectando as extremidades Assim cada célula tera no caso do mapa para quatro variaveis sempre quatro vizinhos A ideia de conectar as colunas da extremidade também se aplica aos mapas para 2 e 3 variaveis eee reer renee renner eee VOCE O CONHECE e Muito se fala dos Mapas de Karnaugh para realizar o processo de simplificagdo de expressdes booleanas Para saber um pouco mais sobre seu idealizador Maurice Karnaugh leia 0 artigo de Martins 2009 disponivel em httpsmauromartinswordpresscom20090531mauricekarnaugheosmapas dekarnaugh httpsmauromartinswordpresscom20090531maurice karnaugheosmapasdekarnaugh eee eeee rere ener rere eee eee eee ee Outro conceito relacionado aos mapas de Karnaugh é relacionado a formacdo de grupos Veremos que serdo transpostos os valores 1 presentes na coluna de saida da tabelaverdade Os agrupamentos a serem realizados terdo o objetivo de envolver as células que contiverem o valor 1 Considerando ainda um mapa para quatro variaveis veremos a ideia de grupos na figura a seguir httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1825 01112023 1227 Sistemas Digitais AB AB AB AxB 1 1 1 1 1 1 AB AB 1 1 1 1 1 1 CD 1 CD AB AB AB oe CD CD CD Figura 6 Exemplos de agrupamentos em um mapa de Karnaugh para quatro variaveis Notase que um elemento 1 pode pertencer a mais de um grupo Fonte Elaborada pelo autor 2019 Na figura temos exemplos de alguns agrupamentos em um mapa de Karnaugh para quatro variaveis Algumas observa6es poderao ser feitas em relacdo a construcdo dos grupos cada grupo pode ter 2 elementos 1 ou seja cada grupo podera ser formado por um elemento 1 sozinho por 2 4 8 ou 16 integrantes um grupo nao pode ter arestas por exemplo ou a forma da letra L enema forma da letra T cada elemento 1 pode pertencer a mais de um grupo desde que ele agrupe algum outro 1 que nao foi ainda englobado por outro grupo criase o menor numero de agrupamentos ecada grupo deve ter o maior numero possivel de elementos 1 Cada grupo representara uma parcela na expressao simplificada resultante e em cada parcela serdo eliminadas k variaveis Sendo klogN em que N representa a quantidade de elementos 1 dentro do grupo httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1925 01112023 1227 Sistemas Digitais A partir das observacées feitas vamos agora apresentar a sequéncia de passos que devem ser feitos para o processo de simplificacdo de uma express4o booleana Confira e Passo 1 transcrever os valores 1 da coluna de saida da tabela verdade Cada valor 1 devera ser colocado na célula correspondente a coordenada de sua linha e Passo 2 formar grupos com os elementos vizinhos observando se as regras descritas anteriormente e Passo 3 em cada grupo eliminar as variaveis que aparecam de forma complementada ou seja preservar aquelas que aparecam de forma idéntica em todas as células envolvidas Por exemplo caso tivermos uma dupla nas coordenadas ABCD e ABCD devese eliminar 1 variavel klog21 No caso a variavel A aparece negada em uma célula e ndo negada na outra Assim o resultado da simplificagdo dessa dupla é BCD Outro exemplo caso tivéssemos uma quadrupla formada pelas células ABCD ABCDABCD e ABCD encontramos A eC como variaveis que aparecem complementadas eliminando as A partir dessa eliminacao de A e C restarao somente as variaveis BD na composicao final da parcela Nesse segundo caso como formamos uma quadrupla foram eliminadas duas variaveis log42 Vamos agora voltar ao exemplo da vota4o envolvendo quatro votantes A seguir na figura temos a tabela verdade o mapa de Karnaugh e 0 diagrama esquematico do circuito relacionado ao projeto httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2025 01112023 1227 Sistemas Digitais to wu AGEh 000 0 0010 010 0 0111 y 100 0 10141 l1iiliil VABACBC wa ee VABBCAC Figura 7 Processo de simplificaao do circuito de votacao retratando a tabelaverdade 0 mapa de Karnaugh além da expressdo e o diagrama esquematico do circuito resultante Fonte Elaborada pelo autor 2019 Perceba que a célula com a coordenada ABC pertence a trés agrupamentos exatamente o que acontece quando simplificamos a expressdo por meio da algebra booleana replicando a parcela para que aparecesse trés vezes Nos sistemas ldgicos digitais além dos niveis 0 e 1 também podemos usar a identificacgao de valores X e Z Mas o que sao eles Val Esse valor também chamado de tanto faz serve para identificar casos nos quais alor lésico K uma certa informacdo é irrelevante para o resultado da expressdo ldgica e égico 6 consequentemente para 0 circuito Indica 0 estado de alta impedancia ou seja um desacoplamento de parte do circuito Valor com o restante Esse estado é utilizado por exemplo em sistemas de memoria em légico Z que encontramos os buffers 3state Os trés estados sao representados por 0 Z operacdo de leitura operacdo de escrita e nado utilizadodesacoplado Esse ultimo estado é exatamente 0 estado Z Para um melhor esclarecimento vamos apresentar um caso no qual é utilizado o valor ldgico X Imagine um sistema que manipula duas variaveis A e B e que por questées de implementac6es externas nunca recebera essas duas variaveis valendo 1 simultaneamente Desse modo o projetista do circuito nao precisa se preocupar com a situacado com A1 e B1 simultaneamente A figura a seguir ilustra a tabelaverdade o mapa de Karnaugh e 0 diagrama esquematico desse circuito hipotético httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2125 01112023 1227 Sistemas Digitais Bow 000 000 011 O1x AB AB AB AB VA Figura 8 Tabelaverdade mapa de Karnaugh e diagrama esquematico de um circuito hipotético em que as variaveis de entrada nunca assumirdo o valor 1 simultaneamente Fonte Elaborada pelo autor 2019 Perceba que o valor X foi utilizado para auxiliar na simplificagdo da célula AB Porém caso a célula vizinha ja tivesse sido englobada por algum outro agrupamento ou caso o elemento X estivesse isolado farfamos com que o X valesse 0 Assim podemos ressaltar que o elemento X somente valera 1 caso ele seja Util na simplificacao de algum elemento 1 que faga vizinhanga Para possibilitar uma melhor abstracdo de quando é viavel a utilizagao do X no processo de agrupamentos vamos analisar a figura a seguir que contempla uma tabelaverdade de um circuito hipotético que manipula trés variaveis httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2225 01112023 1227 Sistemas Digitais Dos 000 xX 0010 0101 0111 1000 10410 11041 11ii1xXx X 1 1 1 X Figura 9 Dois momentos da utilizado do valor booleano X tanto faz no processo de simplificagao utilizando mapa de Karnaugh Fonte Elaborada pelo autor 2019 Na figura o X localizado na coordenada ABC foi utilizado como elemento 1 pois ele possibilita uma maior otimizacdo dos itens presentes nas coordenadas ABC ABC e ABC estabelecendose assim uma quadrupla Por outro lado caso tivéssemos feito 0 X presente na coordenada ABC fariamos com que aparecesse uma parcela a mais na expressdo resultante otimizada Essa parcela seria redundante pois a célula contendo o 1 da coordenada ABC ja pertenceria a um agrupamento Como mencionado o mapa de Karnaugh é ideal para manipular um nimero pequeno de variaveis pois a partir da quinta variavel um novo plano deve ser aberto de modo que teremos que identificar grupos de elementos 1 vizinhos nos planos que estaéo sendo manipulados Para finalizar 6 conveniente passar a dica de que podemos realizar agrupamentos dos elementos 0 em vez de agrupamentos de 1 Porém nesse caso deveremos inverter a expressdo resultante Esse macete é util quando se tem uma grande quantidade de elementos 1 e poucos elementos 0 bem posicionados Por exemplo imagine que em um mapa de quatro variaveis 16 células temos apenas dois elementos 0 formando uma dupla Podemos obter a expressdo booleana dessa dupla e depois complementar a expressdo resultante httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2325 01112023 1227 Sistemas Digitais VAMOS PRATICAR e a Extraia a expressdo na forma de soma de produtos e na forma de pro somas a partir de uma tabelaverdade de 8 linhas envolvendo as varia B e C cuja coluna de saida é 11101010 0 bit 1 mais a e corresponde a linha A0 B0 e C0 e consequentemente o valor O direita corresponde a linha A1 B1 e C1 Extraia a expressdo a p tabelaverdade na forma de soma de produtos e depois na forma de pro somas Apoés extrair as duas express6es aplique as propriedades da booleana para provar que as duas express6es sdo equivalentes b Utilizando 0 mapa de Karnaugh simplifique a expressdo booleana cuja verdade é expressa pela seguinte coluna de saida 10X011010010Xx0 1 mais a esquerda corresponde a linha A0 B0 C0 e I consequentemente o valor X mais a direita corresponde a linha A1 C1 e D1 eee ener eee Sintese Chegamos ao fim desta unidade Nessa nossa conversa pudemos colocar um pouco de pratica em nossos circuitos pois vimos como passar os sistemas ldgicos digitais das express6es para os circuitos propriamente ditos Pudemos ainda extrair as préprias express6es booleanas a partir das tabelasverdade para depois aplicarmos técnicas de simplificagdo de modo a otimizar os circuitos obtidos Com os pontos abordados vocé esta apto a desenvolver os seus primeiros circuitos digitais podendo comprovar suas funcionalidades por meio de simuladores ou realizando a sua implementacaAo fisica Nesta unidade vocé teve a oportunidade de terum contato inicial com os componentes fisicos que nA implementam os componentes basicos da eletrdnica digital ae 4 e colocar em pratica as teorias vistas ate o momento em Sistemas Digitais e saber identificar e manusear os componentes da eletrdnica digital projetar e modelar circuitos por meio de suas tabelasverdade e expressoes booleanas httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2425 01112023 1227 Sistemas Digitais e aplicar as teorias acerca da logica booleana para simplificar expressoes logicas Clique para baixar o contetido deste tema Bibliografia GV ENSINO Eletrénica Digital 61 Software para simplificar expressées booleanas 22 maio 2017 Disponivel em httpswwwyoutubecomwatchvH9qKIHYHV8khttpswwwyoutubecomwatch vH9qKIHYHV8k httpswwwyoutubecomwatchvH9qKIHYHV8k Acesso em 16092019 IDOETA IV CAPUANO F G Elementos de Eletrénica Digital 41 Ed Sao Paulo Erica 2012 INSTITUTO FEDERAL DE SANTA CATARINA Aula 16 Eletrénica Digital 1 Graduagao Disponivel em httpswikiifscedubrmediawikiindexphpAULA16EletrC3B4nicaDigital1 GraduaC3A7C3A3ohttpswikiifscedubrmediawikiindexphpAULA16 EletrC3 B4nicaDigital1GraduaC3A7C3A30 httpswikiifscedubrmediawikiindexphpAULA16EletrC3B4nicaDigital1 GraduaC3A7C3A30 Acesso em 16092019 MARTINS M Maurice Karnaugh e os Mapas de Karnaugh Publicado em 31052009 Disponivel em httpsmauromartinswordpresscom20090531mauricekarnaugheosmapasde karnaughhttpsmauromartinswordpresscom20090531mauricekarnaugheosmapasdekarnaugh httpsmauromartinswordpresscom20090531mauricekarnaugheosmapasdekarnaugh Acesso em 16092019 OLIVEIRA V C Projeto e otimizagaéo de circuitos digitais por técnicas de evolucao artificial Monografia Graduacdo em Bacharelado em Ciéncia da Computacdo Instituto de Ciéncias Exatas Universidade de Brasilia Brasilia 2015 Disponivel em httpbdmunbbrbitstream 104831104512015VitorCoimbraD eOliveirapdfhttpbdmunbbrbitstre am104831104512015VitorCoimbraD eOliveirapdf httpbdmunbbrbitstream 104831104512015VitorCoimbraDeOliveirapdf Acesso em 16092019 TINKERCAD Homepage Disponivel em tinkercadcom Acesso em 16092019 TOCCI R J WIDMER N S MOSS G L Sistemas Digitais Principios e Aplicagédes 12 ed Sdo Paulo Pearson Education do Brasil 2018 VAHID F LASCHUK A Sistemas Digitais Projeto otimizagao e HDLs Porto Alegre Grupo A 2011 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2525
Envie sua pergunta para a IA e receba a resposta na hora
Recomendado para você
Texto de pré-visualização
01112023 1227 Sistemas Digitais SISTEMAS DIGITAIS Ff UNIDADE 2 PORTAS LOGICAS Fernando Cortez Sica httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 125 01112023 1227 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 225 01112023 1227 Sistemas Digitais Introducao 01a prezado estudante Bemvindo a segunda unidade de Sistemas Digitais Vocé sabe como representar um circuito l6gico propriamente dito a partir de uma expressdo booleana Nesta unidade abordaremos a maneira pela qual podemos obter circuitos l6gicos usando componentes reais Uma outra questao que pode ocorrer é as propriedades e leis da algebra booleana serao empregadas neste estudo Sim a algebra booleana sera necessaria para que possamos utilizar as portas légicas que constituem a abstrado mais basica dos sistemas digitais representando os operadores légicos Saiba que a algebra digital sera util para por exemplo realizarmos simplificagdes de express6es booleanas Mas como montar a expressao ldgica booleana para construir um circuito que atenda a um certo objetivo Falaremos também sobre como extrair a expressdo booleana de uma tabelaverdade por exemplo que representa 0 comportamento do circuito a ser criado Para que possamos caminhar por esses pontos iniciaremos com a implementacao de circuitos légicos a partir de express6es booleanas conhecidas Quando estivermos familiarizados com a forma de implementar circuitos migrando as express6es para um mundo mais pratico sera o momento de extrairmos as express6es a partir de tabelasverdade Como a extracdo de expressdes pode implicar em expressdes nado otimizadas fecharemos esta unidade falando sobre como otimizar ou simplificar as expressdes usando a algebra booleana e por fim usando os mapas de Karnaugh Com essa etapa de simplificacdo obteremos circuitos reduzidos e otimizados Preparado para colocar as m4os na massa ou melhor nos circuitos Entao vamos 1a e e e e 21 Obtengao do circuito logico a partir de expressoes booleanas Vocé ja deve saber como transformar as express6es em diagramas esquematicos usando as portas légicas basicas NOT AND OR NAND NOR XOR e XNOR certo Vamos contudo dar uma reforcada nesse ponto pois éa base para a implementacado fisica dos sistemas ldgicos digitais Acompanhe One 211 Familias logicas Para a implementagao fisica vamos relembrar da precedéncia na algebra booleana pois teremos que seguila para poder proceder a interligacao das portas légicas Dessa forma as ligagées ocorrerdo na seguinte ordem TOCCI WIDMER MOSS 2018 clique para ler 1 parénteses 2 negacao operador NOT 32 operador AND httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 325 01112023 1227 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 425 4 º operador OU XOR XNOR Em segundo lugar e interessante conhecermos quais os componentes que utilizaremos para a montagem de nossos circuitos Em linhas praticas e gerais existem dois grandes grupos de circuitos integrados componentes eletronicos que encapsulam varios transistores e no nosso caso implementam os operadores logicos os componentes baseados na tecnologia TTL Transitortransitor Logic ou Logica de transitor transitor e os baseados em CMOS Complementary MetalOxide Semiconductors Semicondutor de metal oxido complementar Alem dessas duas famılias podemos citar ECL emittercoupled logic BiCMOS bipolar complementary metaloxide semicondutor GaAs arseneto de gálio Cada tecnologia tem as suas caracterısticas basicas como a velocidade de trabalho a potencia dissipada e a voltagem requerida para seu funcionamento VOCÊ SABIA Voce sabia que existem simuladores de circuitos logicos que podem ser baixados em computadores e celulares e que tambem podem ser manipulados online Um dos simuladores que merecem destaque e o Tinkercad que podera ser acessado em tinkercadcom Com ele voce podera montar soluçoes baseadas em sistemas logicos e na utilizaçao do Arduino 01112023 1227 Sistemas Digitais VOCE QUER LER e Em funcdo das caracteristicas distintas entre TTL e CMOS os circuitos l6gicos nao devem misturar essas duas tecnologias ou seja utilizase apenas TTL ou apenas CMOS Porém caso haja realmente a necessidade de interfacear circuitos CMOS TTL vocé pode saber como proceder por meio da leitura do artigo do IFSC 2018 Disponivel em httpswikiifscedubrmediawikiindexphpAULA16 EletrC3B4nicaDigital1 GraduaC3A7C3A30 httpswikiifsceedubrmediawikiindexphpAULA16 EletrC3B4nicaDigital1 GraduaC3A7C3A30 ee Em fungao de praticidade utilizaremos alinha TTL que apresenta os seguintes parametros basicos x fanout numero de portas logicas que poderemos conectar a saida de outra porta geralmente 10 Tensao de alimentagao 5V Nn n e Faixas de tensoes para a representacao dos niveis logicos Nivel logico 0 de OV a 08V Nivel logico 1 de24V a 5V Outro motivo para se adotar o TTL consiste na sugestao da utilizacdo do Tinkercad para que possamos testar os circuitos implementados O ambiente em questao contempla um simulador online de circuitos facilitando seu manuseio em diversas situaées e locais Antes de iniciarmos nossa montagem é interessante mencionar sobre as pinagens dos circuitos integrados que poderao ser utilizados A figura a seguir ilustra dois circuitos integrados da linha TTL o 7404 implementa portas NOT e o 7408 que contempla portas AND httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 525 01112023 1227 Sistemas Digitais fr4 fas x2 faa a0 8 4 a3 x2 faa fo 9 vcc vec L a So po o FR ey be To nD See il GND U U GND i j2 3 ja Js 3 4 s e 7 TTL 7404 TTL 7408 Figura 1 Diagrama das pinagens dos circuitos integrados TTL modelos 7404 com seis portas NOT e 7408 com quatro portas AND Fonte Elaborada pelo autor 2019 Na figura podemos observar que os circuitos integrados 7404 e 7408 possuem 14 pinos sendo que 0 pino 7 deve ser ligado ao terra GND Ground e o pino 14 ao terminal positivo da alimentado VCC Os pinos sao numerados no sentido antihorario e iniciam sua contagem no lado esquerdo de uma marca chanfro componente visto por cima Observase ainda que 0 7404 possui encapsuladas seis portas inversoras e 0 7408 quatro portas AND Mas como implementar de fato as express6es booleanas utilizandose portas l6gicas Conversaremos sobre isso a seguir 212 Implementagdo de sistemas ldgicos digitais a partir de expresses booleanas Para iniciar nossa trajetéria implementando circuitos a partir de express6es booleanas vamos supor que desejamos construir um circuito cuja expressdo booleana hipotética consiste em SABCAB Usando a sequéncia de precedéncia teremos os passos listados a seguir Confira 1 Passo aplicar a negacao na variavel A para depois poder usar a Saida da porta NOT na parcela A B 2 Passo desenvolver paralelamente as parcelas A B e A B 3 Passo utilizar uma porta AND para integrar a variavel C ea saida de A B e 4 Passo utilizar uma porta OR recebendo as saidas da porta AND do terceiro passo com a Saida da porta AND da parcela A B httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 625 01112023 1227 Sistemas Digitais Por meio da aplicagado da sequéncia exposta acima temos o diagrama esquematico presente na figura a seguir A figura contém as ligagées realizadas no simulador tinkercadcom em que foram utilizados os circuitos integrados tais quais sao encontrados no mercado os G oe a LJ a iv a fr 8 ft 8 F ea Ss 7 8 ft 8 4 ec cs se ee re Tel hUlUcrrhUlUlrOrhUCUcrOrlhUlUhrhrhUh hh Rh BOT Tle le see oF 2 2 7 8 4 seeoepeeaseeeeteeeseeeeeeeseie se t se SB we shee eee ss é DLLs 6 see 6 s 3S eS SSP REEERERE SZBEBBLEREF BREE EBET TT TT SE reales cee Petal y A LJ eer PrrrvrrrpryTte se TEP PTF whe TTT Tee ee eee el Ds se se es ci Sa ae 8 8 1a Ad a 4 ad Led 7 a F i iy Cc 4 e a Se se secs eS ses es xc a vu 1 passo 2 passo 1 2 1 4 4 passo 2 6 P 4 6 1 5 S tT 3 2 Figura 2 Diagrama esquematico e ligacées fisicas feitas no simulador tinkercadcom relativos a expressdo booleanaS ABCAB Fonte Elaborada pelo autor 2019 Na figura anterior temos o diagrama esquematico e as ligacées fisicas relativas 4 expressdo SABCA B No diagrama esquematico os nimeros associados as portas légicas representam os nimeros dos pinos associados aos circuitos integrados 7404 portas NOT 7432 portas OR 7408 portas AND As colunas linhas verticais do protoboard placa para ligacées sdo barramentos ou seja constituem os mesmos pontos para ligacées Os fios em laranja sao as entradas e o fio verde a saida S Os demais fios sao responsaveis pelas ligacdes entre as portas Por exemplo o fio azul ligado no pino 2 do 7404 representa a saida de uma porta NOT A outra extremidade do fio azul esta conectada ao pino 1 do 7432 ou seja em uma entrada de uma das portas OR encapsuladas nesse circuito integrado httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 725 01112023 1227 Sistemas Digitais eee eee reer reer erence eee Um projetista e implementador de sistemas ldgicos digitais foi incumbido de realizar um certo projeto Porém ele deseja fazer um teste do circuito produzido a fim de verificar se o circuito funciona como definido em relacdo as quest6es de tempo e de propagacao de sinais Ele também deseja testar algumas versées distintas do projeto envolvendo tecnologias distintas de circuitos integrados e também envolvendo uma versdo desenvolvida em HDL Hardware Description Language Linguagem de Descrigao de Hardware Como existem varias alternativas e para ndo perder tempo e dinheiro construindo varios circuitos légicos antes de tomar a decisdo ele resolveu simular todas as possibilidades Com o resultado da simulacdo pdde verificar o verdadeiro comportamento das vers6es implementadas Como licdo desse caso sugerimos que independentemente da complexidade e tamanho do circuito a ser produzido é conveniente realizar simulac6ées prévias do circuito sob desenvolvimento a Ja que mencionamos a implementacdo em simuladores mencionamos aqui uma dica de como produzir os valores das variaveis por meio de um botao O circuito a seguir ilustra uma das formas que podera ser usada no circuito No caso seriam necessarios trés circuitos idénticos cada um produzindo uma das variaveis 5V ImM1 o o Variavel para o circulo Figura 3 Forma de inserir um botao para gerar os niveis ldgicos 1 ou O relativos a uma variavel a ser manipulada pelo circuito digital Fonte Elaborada pelo autor 2019 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 825 01112023 1227 Sistemas Digitais Perceba que quando o botdao for pressionado a tensdo de 5V é externada do circuito fazendo com que a variavel represente o nivel ldgico 1 Por outro lado quando o botao nao estiver pressionado o circuito produzira o nivel ldgico 0 em que o referencial de terra é externado por intermédio do resistor de 300 ohms Tal resistor 6 denominado como pulldown em uma traducao literal puxar para baixo devido a sua derivacao do referencial terra GND Ground Até aqui fizemos a implementacdo de uma expressao booleana que ja se encontrava formada Mas como obter uma express4o booleana E 0 que vocé sabera a seguir Continue acompanhando ee VAMOS PRATICAR e Para essas sugest6es crie uma conta no Tinkercad e implemente as se express6es booleanas a SA BCDB b S A BC BAC a ww ww e ww 22 Obtencao da expressao booleana pela interpretacao do e e e circuito logico Vocé ja deve saber que uma tabelaverdade representa 0 comportamento de um sistema légico diante de todas as combinac6es possiveis das variaveis de entrada envolvidas certo Mas como efetivamente extrair uma expressdo booleana a partir da tabelaverdade para depois implementar fisicamente 0 circuito Veremos esse ponto a seguir porém antes conversaremos sobre formas padrées das express6es booleanas 221 Formas padroes de expressoes booleanas Antes de conversarmos sobre o processo de obtengao da expressao vamos colocar o conceito de formas padr6es soma de produtos e produto de somas IDOETA CAPUANO 2012 Soma de produtos A expressao booleana representada na forma de soma de produtos é constituida pela interconexdo via porta OR de parcelas Cada parcela denominada mintermo é formada por variaveis interconectadas por portas AND Como exemplo temos S ABC ABC ABC httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 925 01112023 1227 Sistemas Digitais httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1025 Quando temos todas as variaveis presentes em todas as parcelas mesmo que elas apareçam de forma complementadas dizemos que a expressao esta em sua forma canonica Expressoes derivadas diretamente de tabelasverdade antes de qualquer manipulaçao algebrica sempre estarao em sua forma canonica Exemplos e contraexemplos de formas canonicas Exemplos de expressões canônicas S ABC ABC ABC S ABC ABC ABC Contraexemplos de expressões canônicas S ABC ABC AC S ABC AC ABC Mas como obter a expressao a partir da tabelaverdade Dialogaremos agora sobre essa questao 222 Extração da expressão booleana a partir da tabelaverdade Conversamos sobre tabelasverdade e sobre formas padroes de representaçao das expressoes booleanas Mas como juntar esses dois assuntos para que possamos extrair expressoes a partir de tabelasverdade Cada linha da tabelaverdade gera um mintermo ou um maxtermo conforme ilustra a tabela a seguir em que temos uma tabelaverdade de duas variaveis Podemos notar na tabelaverdade que para construirmos um mintermo temos que complementar as variaveis que estiverem associadas ao valor logico 0 deixando sem inverter as variaveis que estiverem sinalizadas como 1 Por outro lado para construirmos um maxtermo temos que complementar as variaveis A expressao booleana representada na forma de produto de somas e constituıda pela interconexao via porta AND de parcelas Cada parcela denominada maxtermo e formada por variaveis interconectadas por portas OR Como exemplo temos S ABC ABC ABC Tabela 1 Mintermos e maxtermos associados a cada linha de uma tabelaverdade envolvendo duas variaveis Fonte Elaborada pelo autor 2019 Produto de somas 01112023 1227 Sistemas Digitais que estiverem associadas ao valor ldgico 1 deixando sem inverter as variaveis que estiverem sinalizadas como 0 Para exemplificarmos o processo de obtendo de uma expressao booleana a partir de uma tabelaverdade imagine que ha a necessidade de criar um circuito que produzira o resultado de uma votaao envolvendo trés pessoas votantes A B e C O primeiro passo sera a criacdo da tabelaverdade Em tal tabelaverdade vamos fazer algumas considera6es e Para cada votante o valor 0 denota um voto contrario e portanto 1 representa o voto a favor Para o resultado o resultado valendo 1 significa que o assunto votado foi aprovado ja o valor 0 indica a rejeicao do ponto apreciado na votacao A partir dessas consideraées vamos construir a tabelaverdade Aproveitando a oportunidade para facilitar nossa conversa ja associaremos o mintermo e o maxtermo a cada linha da tabelaverdade A figura a seguir mostra a tabelaverdade resultante noew NTC MLS SEED al cn te es 000 0 0 ABC ABC 10010 ABC AtBtC 20100 ABC ABtC 30111 ABC AtBtC 41000 ABC ABC 51011 ABC AtBtC 61101 ABC ABC J1li1i1d1 é éABC ABeC Tabela 2 Mintermos e maxtermos associados a um circuito para a exibido do resultado de votacao envolvendo trés pessoas votantes A B e C Fonte Elaborada pelo autor 2019 Na tabelaverdade perceba temos a safda V sinalizada em 1 quando dois ou mais votantes votarem a favor nivel l6gico 1 Para extrairmos a expresso booleana escolhemos as linhas que tiverem resultado em V sinalizado em 1 para obter a expressdo na forma de soma de produtos ou escolhemos as linhas cujo valor V seja 0 para extrairmos a expressao na forma de produto de somas A cada linha escolhida faremos com que 0 mintermo ou o maxtermo integre a expressdo resultante Assim teremos Soma de produtos Linhas escolhidas 3 5 6e 7 Expressdo resultante V ABC ABC ABC ABC httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1125 01112023 1227 Sistemas Digitais Produto de somas Linhas escolhidas 0 1 2 e 4 Expressdo resultante V ABCABCABCABC Como mencionado anteriormente toda expressdo obtida da tabelaverdade é uma expressdo escrita em sua forma canénica Assim é passivel de simplificacdo Veremos a seguir como poderemos simplificala httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1225 01112023 1227 Sistemas Digitais VAMOS PRATICAR e Suponha uma tabelaverdade de 8 linhas envolvendo as variaveis A B cuja coluna de saida é 01101101 0 bit O mais a esquerda corresponde A0 B0 e C0 e consequentemente o valor 1 mais a direita corre a linha A1 B1 e C1 Extraia a expressdo a partir da tabelaveri forma de soma de produtos e depois na forma de produto de somas e ege e e e 23 Simplificagao de circuitos logicos O processo de simplificagao de circuitos lédgicos visa diminuir o nimero de portas légicas ou tentar pelo menos diminuir o tempo de transido do sinal entre os componentes que fazem parte do circuito Uma redugdo do ntimero de portas ou da extensdo do caminho que o sinal devera trafegar gera varias consequéncias como diminuido no custo dos circuitos diminuicao do espaco utilizado pelo circuito diminuicao do consumo e da poténcia dissipada possibilidade de utilizar frequéncias mais altas de operacao Veremos a seguir como poderemos proceder a simplificaao utilizando as propriedades da légica booleana e aplicando o mapa de Karnaugh 231 Simplificagdo pela aplicagdo de propriedades e teoremas da algebra de Boole httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1325 01112023 1227 Sistemas Digitais Como efetuar a simplificacdo do circuito Aplicando os teoremas e propriedades da lédgica booleana Em algumas ocasiGées vale também o bom senso para aplicar as propriedades como tentar colocar os termos complementados juntos Dessa forma conseguimos obter AA1 ou AA0 tentar fazer com que apareca alguma variavel isolada de modo a colocala em evidéncia e anular as demais parcelas nas quais tal variavel se faz presente Vamos iniciar a exemplificagao da simplificagdo tomando por base o nosso circuito da votacdo entre trés votantes Para tanto vamos partir da expressdo obtida pelo uso dos mintermos ou seja a expressdo na forma de soma de produtos V ABC ABC ABC ABC Inicialmente podemos observar que alguns membros sao comuns a algumas parcelas Assim poderemos colocar em evidéncia I V ABC ABC ABC ABC II V ABC ABC ABC ABC IDV ABC ABC ABC ABC Notamos que existem trés possibilidades de colocacgao em evidéncia Em I podemos colocar em evidéncia BC em II podemos colocar AC e em III podemos evidenciar AB Sera que podemos fazer uso das trés possibilidades A resposta é sim Lembrando da propriedade da identidade AAA podemos fazer o caminho contrario ou seja AAA Assim poderemos replicar a parcela que é referenciada trés vezes na evidéncia ABC V ABC ABC ABC ABC ABC ABC Agora poderemos colocar em evidéncia BC AC e AC V ABC ABC ABC ABC ABC ABC V BCA A ACB B ABC C Observando o contetido dos parénteses notamos que as variaveis aparecem de forma complementada portanto poderemos aplicar o postulado do complemento xx1 VBC1AC1AB1 Por fim aplicamos o postulado do elemento neutro x1x VBCACAB Nesse ponto temos a expressao final simplificada para 0 circuito de votado envolvendo trés votantes VBCACAB httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1425 01112023 1227 Sistemas Digitais VOCE QUER VER Para efetuar simplificagdes de express6es légicas existem diversas ferramentas automaticas disponiveis tanto gratuitas quanto pagas A videoaula disponibilizada por Maganha 2017 aborda algumas alternativas para facilitar a vida dos projetistasdesenvolvedores de circuitos baseados em logica digital Confira em httpswwwyoutubecomwatchvH9qKIHYHV8k httpswwwyoutubecomwatchvH9qKIHYHV8k SSS Para melhor apresentarmos o processo de simplificagdo vamos partir para outro exemplo de expressdo booleana passivel de ser otimizada SXXYZZyY Inicialmente a fim de colocarmos juntos termos complementados podemos aplicar a distribuigdo do termo X sobre XY e também aplicar a distributiva Z ZY SXXYZZyY SXXXY Z ZZ Y Aplicase o postulado do complemento em X X e em Z Z SXXXY Z ZZ Y S0XY 1Z Y Podemos retirar os elementos neutros 0 no operador OR e 1 no operador AND S0XY 1Z Y S XY Z Y SXYZyY Agora podemos colocar o Y em evidéncia SXYZyY SYX 1Z Por fim aplicamos o postulado da absorao sobre 0 operador OR no termo X 1 SYX 1Z SYZ Para realizar a simplificacdo de uma expressdo booleana podemos ainda utilizar outra técnica de simplificacgao o mapa de Karnaugh assunto que debateremos no proximo item 232 Simplificagdo pela aplicagdo de Mapa de Karnaugh httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1525 01112023 1227 Sistemas Digitais Como mencionamos ha pouco podemos utilizar o mapa de Karnaugh para simplificar express6es escritas como soma de produtos Mas 0 que vem a Ser 0 mapa de Karnaugh De acordo com Vahid e Laschuk 2011 os mapas de Karnaugh constituem uma ferramenta visual na forma de uma matriz para a simplificacdo de express6es que possuem poucas variaveis Para expressOes que manipulam cinco ou mais variaveis tornase inviavel a utilizagdo dessa ferramenta Os mapas de Karnaugh permitem um entendimento basico de outros métodos existentes para a simplificagdo de expressdes booleanas ee VOCE SABIA Tenha em mente que o problema de otimizacao pode ser resolvido por diversas técnicas e ferramentas além dos mapas de Karnaugh Uma alternativa para simplificar express6es com um numero maior de variaveis consiste na utilizacado do método de QuineMcCluskey Porém a simplificagdo pode ir além inclusive empregando técnicas baseadas em inteligéncia artificial No trabalho de monografia de Oliveira 2015 vocé encontrara uma solucdo baseada em evolucao artificial Disponivel em httpbdmunbbrbitstream104831104512015VitorCoimbraDeOliveirap df httpbdmunbbrbitstream10483 1104512015VitorCoimbraDeOliveirap df SSS O mapa de Karnaugh faz um mapeamento direto da tabelaverdade Cada célula da matriz representada pelo mapa corresponde a uma linha da tabelaverdade A figura a seguir ilustra os mapas para 2 3 e 4 variaveis httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1625 01112023 1227 Sistemas Digitais AB AB AB AB Mapa para 2 variaveis AB AB AB AB C Cc Mapa para 3 variaveis AB AB AB AB CD CD CD CD Mapa para 4 variaveis Figura 4 Mapas de Karnaugh para 2 3 e 4 variaveis A sequéncia das variaveis é fixa podendo apenas as células serem rotacionadas sem alterar o sentido de células vizinhas Fonte Elaborada pelo autor 2019 Para realizar simplificagdées utilizando o mapa de Karnaugh precisamos conhecer a ideia de vizinhana e de grupo Para isso tomemos um mapa para quatro variaveis conforme ilustrado a seguir to pe topo oe s 1 Figura 5 Exemplos de vizinhos em um mapa para quatro variaveis As vizinhancas sao exibidas pelas coloracées das setas Por exemplo a célula ABCD tem como vizinhos ABCD ABCD ABCD e ABCD Fonte Elaborada pelo autor 2019 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1725 01112023 1227 Sistemas Digitais Na figura anterior perceba que a linha CD é vizinha da linha CD e a coluna AB é vizinha da coluna AB Isso porque 0 mapa de Karnaugh nao é plano ou seja 6 como se criadssemos uma esfera conectando as extremidades Assim cada célula tera no caso do mapa para quatro variaveis sempre quatro vizinhos A ideia de conectar as colunas da extremidade também se aplica aos mapas para 2 e 3 variaveis eee reer renee renner eee VOCE O CONHECE e Muito se fala dos Mapas de Karnaugh para realizar o processo de simplificagdo de expressdes booleanas Para saber um pouco mais sobre seu idealizador Maurice Karnaugh leia 0 artigo de Martins 2009 disponivel em httpsmauromartinswordpresscom20090531mauricekarnaugheosmapas dekarnaugh httpsmauromartinswordpresscom20090531maurice karnaugheosmapasdekarnaugh eee eeee rere ener rere eee eee eee ee Outro conceito relacionado aos mapas de Karnaugh é relacionado a formacdo de grupos Veremos que serdo transpostos os valores 1 presentes na coluna de saida da tabelaverdade Os agrupamentos a serem realizados terdo o objetivo de envolver as células que contiverem o valor 1 Considerando ainda um mapa para quatro variaveis veremos a ideia de grupos na figura a seguir httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1825 01112023 1227 Sistemas Digitais AB AB AB AxB 1 1 1 1 1 1 AB AB 1 1 1 1 1 1 CD 1 CD AB AB AB oe CD CD CD Figura 6 Exemplos de agrupamentos em um mapa de Karnaugh para quatro variaveis Notase que um elemento 1 pode pertencer a mais de um grupo Fonte Elaborada pelo autor 2019 Na figura temos exemplos de alguns agrupamentos em um mapa de Karnaugh para quatro variaveis Algumas observa6es poderao ser feitas em relacdo a construcdo dos grupos cada grupo pode ter 2 elementos 1 ou seja cada grupo podera ser formado por um elemento 1 sozinho por 2 4 8 ou 16 integrantes um grupo nao pode ter arestas por exemplo ou a forma da letra L enema forma da letra T cada elemento 1 pode pertencer a mais de um grupo desde que ele agrupe algum outro 1 que nao foi ainda englobado por outro grupo criase o menor numero de agrupamentos ecada grupo deve ter o maior numero possivel de elementos 1 Cada grupo representara uma parcela na expressao simplificada resultante e em cada parcela serdo eliminadas k variaveis Sendo klogN em que N representa a quantidade de elementos 1 dentro do grupo httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 1925 01112023 1227 Sistemas Digitais A partir das observacées feitas vamos agora apresentar a sequéncia de passos que devem ser feitos para o processo de simplificacdo de uma express4o booleana Confira e Passo 1 transcrever os valores 1 da coluna de saida da tabela verdade Cada valor 1 devera ser colocado na célula correspondente a coordenada de sua linha e Passo 2 formar grupos com os elementos vizinhos observando se as regras descritas anteriormente e Passo 3 em cada grupo eliminar as variaveis que aparecam de forma complementada ou seja preservar aquelas que aparecam de forma idéntica em todas as células envolvidas Por exemplo caso tivermos uma dupla nas coordenadas ABCD e ABCD devese eliminar 1 variavel klog21 No caso a variavel A aparece negada em uma célula e ndo negada na outra Assim o resultado da simplificagdo dessa dupla é BCD Outro exemplo caso tivéssemos uma quadrupla formada pelas células ABCD ABCDABCD e ABCD encontramos A eC como variaveis que aparecem complementadas eliminando as A partir dessa eliminacao de A e C restarao somente as variaveis BD na composicao final da parcela Nesse segundo caso como formamos uma quadrupla foram eliminadas duas variaveis log42 Vamos agora voltar ao exemplo da vota4o envolvendo quatro votantes A seguir na figura temos a tabela verdade o mapa de Karnaugh e 0 diagrama esquematico do circuito relacionado ao projeto httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2025 01112023 1227 Sistemas Digitais to wu AGEh 000 0 0010 010 0 0111 y 100 0 10141 l1iiliil VABACBC wa ee VABBCAC Figura 7 Processo de simplificaao do circuito de votacao retratando a tabelaverdade 0 mapa de Karnaugh além da expressdo e o diagrama esquematico do circuito resultante Fonte Elaborada pelo autor 2019 Perceba que a célula com a coordenada ABC pertence a trés agrupamentos exatamente o que acontece quando simplificamos a expressdo por meio da algebra booleana replicando a parcela para que aparecesse trés vezes Nos sistemas ldgicos digitais além dos niveis 0 e 1 também podemos usar a identificacgao de valores X e Z Mas o que sao eles Val Esse valor também chamado de tanto faz serve para identificar casos nos quais alor lésico K uma certa informacdo é irrelevante para o resultado da expressdo ldgica e égico 6 consequentemente para 0 circuito Indica 0 estado de alta impedancia ou seja um desacoplamento de parte do circuito Valor com o restante Esse estado é utilizado por exemplo em sistemas de memoria em légico Z que encontramos os buffers 3state Os trés estados sao representados por 0 Z operacdo de leitura operacdo de escrita e nado utilizadodesacoplado Esse ultimo estado é exatamente 0 estado Z Para um melhor esclarecimento vamos apresentar um caso no qual é utilizado o valor ldgico X Imagine um sistema que manipula duas variaveis A e B e que por questées de implementac6es externas nunca recebera essas duas variaveis valendo 1 simultaneamente Desse modo o projetista do circuito nao precisa se preocupar com a situacado com A1 e B1 simultaneamente A figura a seguir ilustra a tabelaverdade o mapa de Karnaugh e 0 diagrama esquematico desse circuito hipotético httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2125 01112023 1227 Sistemas Digitais Bow 000 000 011 O1x AB AB AB AB VA Figura 8 Tabelaverdade mapa de Karnaugh e diagrama esquematico de um circuito hipotético em que as variaveis de entrada nunca assumirdo o valor 1 simultaneamente Fonte Elaborada pelo autor 2019 Perceba que o valor X foi utilizado para auxiliar na simplificagdo da célula AB Porém caso a célula vizinha ja tivesse sido englobada por algum outro agrupamento ou caso o elemento X estivesse isolado farfamos com que o X valesse 0 Assim podemos ressaltar que o elemento X somente valera 1 caso ele seja Util na simplificacao de algum elemento 1 que faga vizinhanga Para possibilitar uma melhor abstracdo de quando é viavel a utilizagao do X no processo de agrupamentos vamos analisar a figura a seguir que contempla uma tabelaverdade de um circuito hipotético que manipula trés variaveis httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2225 01112023 1227 Sistemas Digitais Dos 000 xX 0010 0101 0111 1000 10410 11041 11ii1xXx X 1 1 1 X Figura 9 Dois momentos da utilizado do valor booleano X tanto faz no processo de simplificagao utilizando mapa de Karnaugh Fonte Elaborada pelo autor 2019 Na figura o X localizado na coordenada ABC foi utilizado como elemento 1 pois ele possibilita uma maior otimizacdo dos itens presentes nas coordenadas ABC ABC e ABC estabelecendose assim uma quadrupla Por outro lado caso tivéssemos feito 0 X presente na coordenada ABC fariamos com que aparecesse uma parcela a mais na expressdo resultante otimizada Essa parcela seria redundante pois a célula contendo o 1 da coordenada ABC ja pertenceria a um agrupamento Como mencionado o mapa de Karnaugh é ideal para manipular um nimero pequeno de variaveis pois a partir da quinta variavel um novo plano deve ser aberto de modo que teremos que identificar grupos de elementos 1 vizinhos nos planos que estaéo sendo manipulados Para finalizar 6 conveniente passar a dica de que podemos realizar agrupamentos dos elementos 0 em vez de agrupamentos de 1 Porém nesse caso deveremos inverter a expressdo resultante Esse macete é util quando se tem uma grande quantidade de elementos 1 e poucos elementos 0 bem posicionados Por exemplo imagine que em um mapa de quatro variaveis 16 células temos apenas dois elementos 0 formando uma dupla Podemos obter a expressdo booleana dessa dupla e depois complementar a expressdo resultante httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2325 01112023 1227 Sistemas Digitais VAMOS PRATICAR e a Extraia a expressdo na forma de soma de produtos e na forma de pro somas a partir de uma tabelaverdade de 8 linhas envolvendo as varia B e C cuja coluna de saida é 11101010 0 bit 1 mais a e corresponde a linha A0 B0 e C0 e consequentemente o valor O direita corresponde a linha A1 B1 e C1 Extraia a expressdo a p tabelaverdade na forma de soma de produtos e depois na forma de pro somas Apoés extrair as duas express6es aplique as propriedades da booleana para provar que as duas express6es sdo equivalentes b Utilizando 0 mapa de Karnaugh simplifique a expressdo booleana cuja verdade é expressa pela seguinte coluna de saida 10X011010010Xx0 1 mais a esquerda corresponde a linha A0 B0 C0 e I consequentemente o valor X mais a direita corresponde a linha A1 C1 e D1 eee ener eee Sintese Chegamos ao fim desta unidade Nessa nossa conversa pudemos colocar um pouco de pratica em nossos circuitos pois vimos como passar os sistemas ldgicos digitais das express6es para os circuitos propriamente ditos Pudemos ainda extrair as préprias express6es booleanas a partir das tabelasverdade para depois aplicarmos técnicas de simplificagdo de modo a otimizar os circuitos obtidos Com os pontos abordados vocé esta apto a desenvolver os seus primeiros circuitos digitais podendo comprovar suas funcionalidades por meio de simuladores ou realizando a sua implementacaAo fisica Nesta unidade vocé teve a oportunidade de terum contato inicial com os componentes fisicos que nA implementam os componentes basicos da eletrdnica digital ae 4 e colocar em pratica as teorias vistas ate o momento em Sistemas Digitais e saber identificar e manusear os componentes da eletrdnica digital projetar e modelar circuitos por meio de suas tabelasverdade e expressoes booleanas httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2425 01112023 1227 Sistemas Digitais e aplicar as teorias acerca da logica booleana para simplificar expressoes logicas Clique para baixar o contetido deste tema Bibliografia GV ENSINO Eletrénica Digital 61 Software para simplificar expressées booleanas 22 maio 2017 Disponivel em httpswwwyoutubecomwatchvH9qKIHYHV8khttpswwwyoutubecomwatch vH9qKIHYHV8k httpswwwyoutubecomwatchvH9qKIHYHV8k Acesso em 16092019 IDOETA IV CAPUANO F G Elementos de Eletrénica Digital 41 Ed Sao Paulo Erica 2012 INSTITUTO FEDERAL DE SANTA CATARINA Aula 16 Eletrénica Digital 1 Graduagao Disponivel em httpswikiifscedubrmediawikiindexphpAULA16EletrC3B4nicaDigital1 GraduaC3A7C3A3ohttpswikiifscedubrmediawikiindexphpAULA16 EletrC3 B4nicaDigital1GraduaC3A7C3A30 httpswikiifscedubrmediawikiindexphpAULA16EletrC3B4nicaDigital1 GraduaC3A7C3A30 Acesso em 16092019 MARTINS M Maurice Karnaugh e os Mapas de Karnaugh Publicado em 31052009 Disponivel em httpsmauromartinswordpresscom20090531mauricekarnaugheosmapasde karnaughhttpsmauromartinswordpresscom20090531mauricekarnaugheosmapasdekarnaugh httpsmauromartinswordpresscom20090531mauricekarnaugheosmapasdekarnaugh Acesso em 16092019 OLIVEIRA V C Projeto e otimizagaéo de circuitos digitais por técnicas de evolucao artificial Monografia Graduacdo em Bacharelado em Ciéncia da Computacdo Instituto de Ciéncias Exatas Universidade de Brasilia Brasilia 2015 Disponivel em httpbdmunbbrbitstream 104831104512015VitorCoimbraD eOliveirapdfhttpbdmunbbrbitstre am104831104512015VitorCoimbraD eOliveirapdf httpbdmunbbrbitstream 104831104512015VitorCoimbraDeOliveirapdf Acesso em 16092019 TINKERCAD Homepage Disponivel em tinkercadcom Acesso em 16092019 TOCCI R J WIDMER N S MOSS G L Sistemas Digitais Principios e Aplicagédes 12 ed Sdo Paulo Pearson Education do Brasil 2018 VAHID F LASCHUK A Sistemas Digitais Projeto otimizagao e HDLs Porto Alegre Grupo A 2011 httpscodelyfmucontents3amazonawscomMoodleEADConteudoENGSISDIG19unidade2ebookindexhtml 2525