Contador e Decodificador

Prof Ian Vilar Bastos UERJ 1 UNIVERSIDADE DO ESTADO DO RIO DE JANEIRO UERJ FACULDADE DE ENGENHARIA FEN DEPARTAMENTO DE ELETRÔNICA E TELECOMUNICAÇÕES DETEL CIRCUITOS COMBINACIONAIS E SEQUENCIAIS FEN0500662 Projeto 2 Contador e Decodificador Contador Os flipflops podem ser conectados juntos para realizar operações de contagem Tal grupo de flip flops é denominado contador O número de flipflops utilizados e a forma na qual se conectam determinam o número de estados e também a sequência específica de estados que o contador percorre durante cada ciclo completo Os contadores são classificados em duas grandes categorias de acordo com a forma que eles recebem os pulsos do clock assíncronos e síncronos Nos contadores assíncronos o primeiro flipflop recebe o clock por meio de um pulso de clock externo e cada flipflop sucessivo recebe o clock através da saída do flipflop anterior Em contadores síncronos a entrada de clock é conectada a todos os flipflops de forma que eles recebem o clock simultaneamente Sabendo disso projete um contador síncrono de acordo com o diagrama de estados apresentado pela Figura 1 Figura 1 Diagrama de estados Seu projeto deve considerar o uso de flipflops JK com as entradas assíncronas 𝐶𝐿𝐸𝐴𝑅 e 𝑃𝑅𝐸𝑆𝐸𝑇 e determinar a tabela de transição de estados ATUALPRÓXIMO através da tabela de transições na Figura 2 para flipflops JK Prof Ian Vilar Bastos UERJ 2 Figura 2 Transição de Estados para FF JK Além disso seu projeto deve considerar a expressão lógica mínima para as entradas JK de cada flip flop para que ocorram as transições determinadas pela tabela de transição de estados utilizando mapa de Karnaugh Decodificador Uma vez que o seu contador esteja projetado e testado no simulador você deve mapear o seguinte conjunto de letras da Figura 3 para os estados do contador para que desde seu estado inicial até o seu estado final um display de 7 segmentos forme em ordem o conjunto CDPLAYER Figura 3 Segmentos a serem acesos em sequência pelos estados do contador como entrada no decodificador Sabendo disso projete um decodificador 3x7 no qual recebe como entradas as saídas do contador síncrono projetado anteriormente e como saída deve acender os segmentos do display de 7 segmentos Seu projeto deve apresentar a tabelaverdade com as entradas do contador e os segmentos que devem ser acesos de acordo com a Figura 4 e deve considerar a expressão lógica mínima para cada um dos 7 segmentos utilizando mapa de Karnaugh Figura 4 Mapeamento dos segmentos do display Prof Ian Vilar Bastos UERJ 3 Circuitos Lógicos Integrados a serem implementados