Aritmetica com Complemento a 2

Prof Ian Vilar Bastos UERJ 1 UNIVERSIDADE DO ESTADO DO RIO DE JANEIRO UERJ FACULDADE DE ENGENHARIA FEN DEPARTAMENTO DE ELETRÔNICA E TELECOMUNICAÇÕES DETEL CIRCUITOS COMBINACIONAIS E SEQUENCIAIS FEN0500662 Projeto 1 Aritmética em Complemento a 2 A maioria dos computadores modernos usa o sistema de complemento a 2 para representar números negativos e realizar subtrações As operações de adição e subtração de números com sinal pode ser realizas apenas com a operação de adição se utilizarmos complemento a 2 para representar números negativos Adição Os números positivos e negativos incluindo os bits de sinal podem ser somados em um circuito paralelo básico quando os números negativos forem colocados em complemento a 2 A Figura abaixo exemplifica a adição de 3 com 6 Prof Ian Vilar Bastos UERJ 2 Subtração Quando o complemento a 2 é utilizado o número a ser subtraído subtraendo é transformado para a sua forma de complemento a 2 e então somado ao minuendo O resultado nas saídas do circuito somador representa a diferença entre o minuendo e o subtraendo Adição e Subtração Combinadas Com base no que foi discutido fica claro que um circuito somador paralelo pode ser utilizado para realizar a adição ou subtração em complemento a 2 Sabendo disso projete um circuito somadorsubtrator em complemento a 2 que é controlado pelos sinais ADD e SUB Quando o nível do sinal ADD for ALTO o circuito realizará a adição dos bits armazenados em 𝐴2𝐴1𝐴0 com os bits armazenados em 𝐵2𝐵1𝐵0 Quando o nível lógico do sinal SUB for ALTO o circuito subtrairá os bits armazenados em 𝐵2𝐵1𝐵0 dos bits armazenados em 𝐴2𝐴1𝐴0 Quando ambos os sinais ADD e SUB possuírem nível lógico BAIXO os bits 𝐵2𝐵1𝐵0 devem ser resetados 𝐵2𝐵1𝐵0 000 O circuito somador paralelo deve ser composto por 3 somadores completos O circuito possui como entradas 𝐴2𝐴1𝐴0 𝐵2𝐵1𝐵0 e 𝐶0 O bit 𝐶0 será responsável pelo soma 1 na operação de complemento a 2 dos bits 𝐵2𝐵1𝐵0 Como saídas o circuito será composto por 𝑆2𝑆1𝑆0 𝐶3 e 𝑂𝑉𝑅 Para definir a representação dos bits 𝐵2𝐵1𝐵0 e 𝐶0 considere as seguintes tabelasverdade 𝑩𝒊 ADD SUB 𝑩𝒊 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 ADD SUB 𝑪𝟎 0 0 0 1 1 0 1 1 Prof Ian Vilar Bastos UERJ 1 Overflow Aritmético Além das saídas 𝑆2𝑆1𝑆0 e 𝐶3 do somador paralelo de 3 bits o resultado da somasubtração deve indicar se houve overflow na operação através do bit 𝑂𝑉𝑅 Em uma operação de somasubtração em complemento a 2 um overflow pode ser detectado quando os estados das variáveis 𝐶3 e 𝐶2 são diferentes Circuito Lógico Integrado a ser implementado 1 Mostre todas as tabelasverdade que implementam as variáveis de entradas 𝐵2𝐵1𝐵0 e 𝐶0 e a variável de saída 𝑂𝑉𝑅 2 Encontre a expressão lógica mínima que implementa o circuito das tabelasverdade mencionadas através de simplificação algébrica ou mapa de Karnaugh 3 Monte o circuito lógico e realiza as seguintes simulações i uma soma e subtração que não haja overflow ii uma soma e subtração que haja overflow