Apresentação Power Point sobre Entrada e Saída ES em Sistemas Operacionais

1 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Prof Misael Morais moraiscguolcombr 20151 A vontade de vencer é importante mas a vontade de se preparar é vital httpsitesgooglecomsitemoraiscg PARTE 4 Prof Misael Morais moraiscguepbgmailcom A vontade de vencer é importante mas a vontade de se preparar é vital httpsitesgooglecomsitemoraiscg Parte 7 A experiência é resultado da prática 2 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom ES 3 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Entrada e saída Ref Cap 6 do livro do Stallings Ref Cap 2 e 3 do livro do Tanenbaum Ampla variedade de periféricos Transmitir diferentes quantidades de dados Serial assíncrona síncrona paralela Em diferentes velocidades Em diferentes formatos Todos mais lento do que CPU e memória Necessita de módulos de ES 4 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Categorias dos periféricos Voltados ao usuário Voltados à máquina Voltados à dispositivos remotos 5 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Módulos de ES Funções principais Interface de CPU e memória Interface com um ou mais periféricos Diagrama do modelo genérico de I O prox Slide 6 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Dispositivo de Interface Fluxo de Informação CPU Interface Dispositivo REG ESTADO REG DADOS REG DADOS REG CONTROLE 7 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Dispositivos de Interface Registradores Básicos Registrador de Dados RD Armazenamento temporário de dados Permite compatibilizar as velocidades do dispositivo externo e da CPU Alguns dipositivos possuem mais de um RD Lido com IN escrito com OUT Registrador de Estado RS Informa o estado da transferência Cada bit está associado a uma informação pedido de interrupção dispositivo conectado existência de dado no RD Lido com IN Registrador de Controle RC Estabelece o modo de operação leitura ou escrita permissão para interrupção Os modos de operação podem ser programados com instruções de escrita no RC 8 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Diagrama de bloco do módulo de ES 8 Registradores de dados buffer Registradores de estadocontrole Lógica de interface com dispositivo externo Lógica de interface com dispositivo externo Lógica de Entrada e Saída Linhas de dados Dados Estado Dados Estado Controle Controle Linhas de endereço Linhas de dados Interface com o barramento do sistema Interface com dispositivos externos 9 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Categorias das Funções do módulo de ES Controle e temporização Comunicação com o processador Comunicação com outros dispositivos ES Área de armazenamento temporário de dados Detecção de erro 9 10 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Passos na transferência de dados A CPU interroga o módulo de ES O módulo de ES retorna seu status Se disponível a CPU solicita transferência de dados O módulo obtém o dado O módulo transfere o dado Diferentes tipos de saída DMA etc 10 11 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Comunicação com o processador envolve Decodificação de comando Dados Informação de status Reconhecimento de endereço 11 12 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Organização do endereçamento de ES ES Memória ES FFFFF 00000 FFFFF 00000 Memória 1M x 8bits 64K x 8bits FFFF 0000 ES a ES mapeada na memória a ES isolada Arquitetura Von Neumann e de Harvard Arquitetura de Harvard 13 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Armazenamento temporário de dados Detecção de erros Conversão de sinal Comunicação com o periférico envolve 14 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Principais Técnicas de ES ES por programa ES com emprego de interrupção Acesso direto à memória DMA A ES é efetuada sob controle direto e contínuo de um programa de ES O programa envia um comando de ES e então continua a execução das instruções até que ocorra uma interrupção gerada pelo hardware de ES A ES é controlada por um processador específico de ES que se encarrega de transferir os blocos de dados 15 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Técnicas de ES Resumo Sem interrupção Uso da interrupção Transferência entre memória e ES por meio do processador ES por programa ES com emprego de interrupção Transferência direta entre memória e ES DMA DMA Acesso direto à memória 16 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Comandos de ES Controle Teste Leitura Escrita Gravação 16 Usado para ativar um periférico e indicar uma ação a ser executada Usado para testar várias condições de estado associado a um módulo de ES Ler dado do periférico e o armazena em uma área temporária interna Faz com que o módulo de ES transmita um item de dados para o periférico 17 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Fluxograma de ES por programa Processador envia comando à interface leitura ou escrita Pronto Continua Testa estado do dispositivo Ler dados ou escreve Terminou Não Não Sim Sim Conceitos Polling Busy Wait CPU ES ES CPU ES CPU ou CPU ES 18 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Questões da ES programada CPU tem controle direto sobre a ES Status de Sensoriamento CPU Ler escrever os comandos CPU Transferência de dados CPU aguarda módulo ES para concluir a operação Desperdiça tempo de CPU 19 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Fluxograma de ES por interrupção Processador envia comando à interface leitura ou escrita CPU ES Executa outras instruções Testa estado do dispositivo Interrupção ES CPU Pronto Sim Ler dados ou escreve Não Erro ES CPU ou CPU ES Terminou Não Sim Próxima interrupção 20 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Vantagens da ES por interrupção CPU não precisa esperar Não há verificação de CPU repetido do dispositivo Módulo ES interrompe quando estiver pronto 21 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Operações básicas CPU comanda a leitura e escrita Módulo ES recebe dados a CPU fica liberada Módulo de ES interrompe CPU CPU solicita dados ES transfere dados do módulo 22 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Aspectos de projeto Duas questões Como identificar o módulo que gerou interrupção Quando ocorrerem várias interrupções múltipla interrupção como decidir qual deve ser processada 23 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Técnicas para identificar quem fez o pedido de interrupção1 Múltiplas linhas de interrupção diferentes linhas para cada módulo CPU Limitado pelo número de dispositivos Identificação por software poll CPU programa busca identificar quem solicitou a interrupção Baixo desempenho 24 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Técnicas para identificar quem fez o pedido de interrupção2 Daisy chain poll por hardware vetorada A CPU envia um sinal de reconhecimento da interrupção Móduo responsável pela solicitação coloca um vetor no barramento CPU usa o vetor para identificar a rotina de tratamento da interrupção Arbitração do barramento vetorada Module obtem o controle do barramento antes de gerar a interrupção ex PCI SCSI 25 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Exemplo CPU do IBMPC INTR 8259A IRQ0 IRQ1 IRQ2 IRQ3 IRQ4 IRQ5 IRQ6 IRQ7 26 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom CPU do IBMPC INTR 8259A IRQ0 IRQ1 IRQ2 IRQ3 IRQ4 IRQ5 IRQ6 IRQ7 8259A IRQ0 8 IRQ1 9 IRQ2 10 IRQ3 11 IRQ4 12 IRQ5 13 IRQ6 14 IRQ7 15 27 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Fluxograma de ES por DMA Processador envia comando à interface leitura ou escrita de bloco CPU DMA Executa outras instruções Testa estado do módulo DMA Interrupção DMA CPU Próxima instrução 28 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom DMA É um módulo adicional hardware on barramento DMA controla tomando o controle da CPU sob os módulos de ES 29 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Exemplo Saída controlada por DMA Acesso Direto à Memória 1 Transferência iniciada pela CPU que fornece Endereço inicial do bloco de dados Tamanho do bloco Bit sinalizador de entrada ou saída Comando de incialização da transferência 2 Interface do dispositivo verifica se a memória está livre e solicita o barramento memory bus 3 Controlador de DMA autoriza e cede o barramento 4 Interface transfere o bloco de dados 5 DMA solicita interrupção 6 Transferência finalizada Mensagem enviada pelo controlador de DMA informando à CPU que a transferência terminou e o estado final da transferência falhou concluiu 30 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Operação da DMA CPU programa o controlador DMA Read Write Endereço do dispositivo Endereço inicial do bloco de memória para dados Quantidade de dados a ser transferidos CPU continua com outra routina Durante transferência DMA a CPU fica sem controle do barramento DMA envia interromper quando terminar 31 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Diagrama de blocos de uma DMA Contador de dados Registrador de dados Registrador de endereços Lógica de controle Linhas de dados Linhas de endereços DMA Request DMA Acknowledge Interrupção Read Write 32 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Configuração de DMA 1 CPU DMA Controller IO Device IO Device Main Memory Barramento do sistema Barramento único DMA separado 33 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Configuração de DMA 2 CPU DMA Controller Main Memory DMA Controller IO Device IO Device IO Device Barramento do sistema Barramento único DMA e ES integrados 34 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom Configuração de DMA 3 CPU DMA Controller IO Device IO Device Main Memory IO Device IO Device Barramento de ES Barramento do sistema Barramento de ES 35 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailcom FIM