Interrupcoes-Conceitos-e-Tipos

1 Prof Misael Morais moraiscguolcombr httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguolcombr 20151 A vontade de vencer é importante mas a vontade de se preparar é vital httpsitesgooglecomsitemoraiscg PARTE 4 Prof Misael Morais moraiscguolcombr A vontade de vencer é importante mas a vontade de se preparar é vital httpsitesgooglecomsitemoraiscg Parte 6 A experiência é resultado da prática 2 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom INTERRUPÇÃO 3 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Interrupções ocorrem por Requisições de ES Erros de operações Underflow eou overflow Mau funcionamento do hardware Pontos de parada definidos pelo usuário Instruções invalidas Miscelâneas 4 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Interrupções Mecanismo pelo qual outros módulos Ex ES podem interromper a sequência de processamento normal permitindo o retorno para este ponto Classes de Interrupção Programa Ex estouro divisão por zero Timer Gerada por timer dentro do processo Usada na multitarefa preemptiva ES Gerada por um controlador de ES Falha de hardware Pe erro de paridade de memória Queda de energia 5 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Classes de interrupções 6 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Transferência de controle via interrupções 7 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Origem de Interrupção Externas ou Interrupções gerada por um sinal de hardware e pode ocorrer aleatoriamente Interrupções mascaráveis Interrupções nãomascaráveis NMI Internas ou Exceções ou de Programas ou Traps gerada por software e provocada pela execução de uma instrução Exceções detectadas pelo processador Exceções programas INTO INT3 INT 8 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Interrupção resumo 1 Iniciada pelo usuário pelo sistema 2 Pode ser Mascarada Não mascarada 3 Ocorre Entre instruções Durante instrução 4 Sincronismo Síncrona Assíncrona possível de ser desabilitada não pode ser desabilitada ocorre no mesmo lugar dentro do programa ocorre inesperadamente 9 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Fluxo de programa sem e com interrupções sem interrupção Interrupções curtas Interrupções longas 10 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Sincronização do programa espera curta pela ES Tempo Sem interrupção Com interrupção Operação de ES Operação de ES Operação de ES Operação de ES 11 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom sem interrupção polling com interrupção 12 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Sincronização do programa espera longa pela ES Tempo Sem interrupção Com interrupção Operação de ES Operação de ES Operação de ES Operação de ES 13 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Ciclo de interrupção Requisição da interrupção adicionada ao ciclo de instrução Processador verifica interrupção Indicado por um sinal de interrupção Se não houver interrupção busca próxima instrução Se houver interrupção pendente Suspende execução do programa atual Salva contexto Define PC para endereço inicial da rotina de tratamento de interrupção Interrupção de processo Restaura contexto e continua programa interrompido 14 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Interrupção e o Ciclo de Instrução 15 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Ciclo de instrução com interrupções diagrama de estado 16 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Interrupção e mudanças na memória e registradores no atendimento a interrupção no retorno da interrupção PILHA STACK SP STACKPOINTER 17 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Múltiplas interrupções Desativar interrupções Processador ignorará outras interrupções enquanto processa uma interrupção Interrupções permanecem pendentes e são verificadas após primeira interrupção ter sido processada Interrupções tratadas em sequência enquanto ocorrem Definir prioridades Interrupções de baixa prioridade podem ser interrompidas por interrupções de prioridade mais alta Quando interrupção de maior prioridade tiver sido processada processador retorna à interrupção anterior 18 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Múltiplas interrupções sequenciais 19 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Múltiplas interrupções aninhadas 20 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Interrupção Outros conceitos Interrupção vetorada Intel e vetor de interrupção Tratadores de interrupção rotinas de atendimento da interrupção Latência de interrupção Verificação por software Daisy chain 21 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Tabela de vetor de interrupção Intel A cada interrupção é associado um número interrupção vetorada que é o endereço fixado chadado a tabela de vetor de interrupção cujo valor é armazenado no PC para atender a interrupção 22 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Tabela de vetor de interrupção PC Intel 23 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom No Microcontrolador 8051 Memória de Programa ROM 0000hex 0003hex 000Bhex 0013hex 001Bhex 0023hex 0033hex RESET Endereços dos Vetores de Interrupção 8 Bytes INT 0 TIMERCOUNT 0 INT 1 TIMERCOUNT 1 CANAL SERIAL 24 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Controlador de interrupção PC Intel 25 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom BARRAMENTO Conexão entre os Módulos do Computador Outras denominações Via Bus Ref Cap 3 do livro do Stallings Ref Cap 3 do livro do Tanenbaum 26 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Estrutura de interconexão Todas as unidades devem ser conectadas Tipo de conexão diferente para tipo de unidade diferente Memória Entradasaída CPU 27 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Módulos do computador 28 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramentos de computador 29 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Conexão de memória Recebe e envia dados Recebe endereços de locais Recebe sinais de controle Leitura Escrita Temporização 30 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Conexão de entradasaída Semelhante à memória do ponto de vista do computador Saída Recebe dados do computador Envia dados a periféricos Entrada Recebe dados de periféricos Envia dados ao computador 31 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Recebe sinais de controle do computador Envia sinais de controle aos periféricos Ex girar disco Recebe endereços do computador Ex número de porta para identificar periférico Envia sinais de interrupção controle Conexão de entradasaída cont 32 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramento da unidade CPU sinais Dados Dados Sinais de interrupção Endereço Sinais de Controle Read Write IRQ INTR ACK DMA Instruções Via de controle Via de endereço Via de dados CPU 33 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Conexão da CPU Lê instruções e dados Escreve dados após processamento Envia sinais de controle a outras unidades Recebe e atua sobre interrupções 34 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramentos Existem diversos sistemas de interconexão possíveis Estrutura de barramento único e múltiplo são mais comuns Ex barramento de ControleEndereçoDados PC Ex Unibus DECPDP 35 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom RESUMO O que é um barramento Um caminho de comunicação conectando dois ou mais dispositivos Normalmente broadcast Frequentemente agrupado Uma série de canais em um barramento Ex barramento de dados de 32 bits são 32 canais de bits separados Linhas de potência podem não ser mostradas 36 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Esquema de interconexão de Barramento 37 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramento de dados Transporta dados Lembrese de que não existe diferença entre dados e instruções neste nível Largura é um determinante fundamental do desempenho 8 16 32 64 bits 38 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramento de endereço Identifica origem ou destino dos dados Ex CPU precisa ler uma instrução dados de determinado local na memória Largura do barramento determina capacidade máxima da memória do sistema Ex Um microprocessador tem barramento de endereço de 16 bits gerando espaço de endereços de 64k 39 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramento de controle Informação de controle e temporização Sinal de leituraescrita de memória Solicitação de interrupção Sinais de clock ACK de transferência Reset Concessão de barramento bus grant Solicitação de barramento bus request 40 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Realização física da arquitetura de barramento 41 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Problemas do barramento único Muitos dispositivos em um barramento levam a Atrasos de propagação Longos caminhos de dados significa que a coordenação do uso do barramento pode afetar contrariamente o desempenho Se a demanda de transferência de dados agregada se aproxima da capacidade do barramento A maioria dos sistemas utiliza múltiplos barramentos para contornar esses problemas 42 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramentos do Sistema Estrutura de interconexão Todas unidades do computador devem ser conectadas Diferentes tipos de conexão para diferentes módulos CPU Memória EntradaSaída Ref Cap 3 do livro do Stallings Ref Cap 3 do livro do Tanenbaum 43 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramento da unidade CPU sinais Pinagem lógica de uma CPU genérica As setas indicam sinais de entrada e sinais de saída Os segmentos de reta diagonal indicam que são utilizados vários pinos Há um número que indica quantos são os pinos para uma CPU específica 44 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Barramentos de computador 45 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Estrutura de barramento tradicional ISA 46 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Arquitetura de alto desempenho 47 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Tipos de barramento Dedicado Linhas separadas para dados e endereço Multiplexado Linhas compartilhadas Linha de controle válidas de endereço ou dados Vantagem menos linhas Desvantagens Controle mais complexo Desempenho máximo 48 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Largura do barramento Crescimento de um barramento de endereço ao longo do tempo 49 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Define o número de bits do barramento Largura do Barramento Largura de Banda do Barramento É a taxa de transferência de bits no barramento 50 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Árbitro de barramento Definir o mestre do barramento ou seja qual dispositivo controla o barramento 51 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Arbitração de barramento Mais de um módulo controlando o barramento Ex CPU e controlador de DMA Apenas um módulo pode controlar barramento de uma só vez Arbitração pode ser centralizada ou distribuída 52 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Arbitração centralizada e distribuída Centralizada Único dispositivo de hardware controlando o acesso ao barramento Controlador de barramento Árbitro Pode ser parte da CPU ou separada Distribuída Cada módulo pode reivindicar o barramento Lógica de controle em todos os módulos 53 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Arbitragem de barramento 1 A CPU controla o barramento é o mestre Arbitragem é a técnica algoritmo ou mecanismo de arbitragem para definir quem assumi o controle do barramento Ex Ceder o barramento por ordem de pedido Primeiro a requisitar primeiro a ser atendido Compartilhamento circular no tempo roundrobin 54 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Arbitragem de barramento 2 a Árbitro de barramento centralizado de um nível usando encadeamento em série daisy chaining b O mesmo árbitro usando dois níveis PCI 55 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Arbitragem de barramento 2 Arbitragem de barramento descentralizada 56 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom CPU 8086 DesktopIBM 57 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Arbitragem de barramento PCI O barramento PCI usa um árbitro de barramento centralizado Protocolo de requisiçãoconcessão 58 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Protocolo de barramento São as regras bem definidas sobre o modo de funcionamento do barramento às quais todos os dispositivos a ele ligados têm de obedecer 59 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Temporização Coordenação de eventos no barramento Síncrona Eventos determinados por sinais de clock Barramento de controle inclui linha de clock Uma única transmissão 10 é um ciclo do barramento Todos os dispositivos podem ler linha de clock Normalmente sincronismo na borda inicial Geralmente um único ciclo para um evento 60 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Clock do sistema pastilha de cristal Taxa de clock Velocidade de clock Ciclo de clock Tempo de ciclo 61 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom Exemplo de Diagrama de temporização 62 httpsitesgooglecomsitemoraiscg Prof Misael Morais moraiscguepbgmailom FIM