Lista de Exercícios Resolvidos - Organização e Arquitetura de Computadores - ULA, Controle e Representação de Dados

Organização e Arquitetura de Computadores ULA Controle Exercícios OAC 400 Ano letivo 2022 AV2018A03Q1 Considerando a palavra binária MSb10010110LSb Q01a convertaa para inteiro usando a representação binário b representação sinalmagnitude c representação complemento de dois d representação Excessok polarizado Q01b Considerando 8 bits qual é a faixa de representação para cada item da Q01a AV2018A03Q2 Considerando o algoritmo de divisão de inteiros binários sem sinal realize a operação de divisão entre dividendo5 e divisor 2 para palavras de 5 bits AV2018A03Q3 Projete uma representação em PontoFlutuante baseado na em IEEE754 Considere Palavra de 14 bits Deve representar números reais positivos e negativos Baseado em IEEE754 significa nBe Q03a Represente o valor 2875 na sua representação AV2018A03Q4 Considerando instruções em Linguagem de Montagem sintaxe Intel determine quais são os modos de endereçamento para a operação ADD EAX EBX AV2018A03Q5 Compare 3 máquinas com instruções que contenham 1 2 e até 3 endereços de operandos respectivamente escrevendo programas para o cálculo X A BCAB O conjunto de instruções disponível para cada máquina é apresentado na tabela abaixo Máquinas com 1 end 2 end 3 end Inst Significado Inst Significado Inst Significado LDA M AC Mem MOV XY X Y MOV XY X Y STR M Mem AC ADD XY X X Y ADD XYZ X Y Z ADD M AC AC Mem SUB XY X X Y SUB XYZ X Y Z SUB M AC AC Mem MUL XY X X Y MUL XYZ X Y Z MUL M AC AC Mem DIV XY X X Y DIV XYZ X Y Z DIV M AC AC Mem not used Obs Nome de registradores ou memória no formato AZ1 OAC 400 ULA Controle página 1 5 AV2018A03Q6 x86 Hell Considerando a arquitetura x86 discutida em sala de aula e a forma como é codificada a instrução ADD Apresente a string binária para a instrução ADD ECX EBX Considere ADD 000000ds d 0 registrador para memória d 1 memória para registrador s 0 8 bits s 1 32 bits MOD 00 endereçamento indireto por registrador RM 100 sem deslocamento RM 101 com deslocamento 01 deslocamento de 1 byte 10 deslocamento de 4 byte 11 endereçamento por registrador REG e RM Code 000 001 010 011 100 101 110 111 Reg A C D B SP BP SI DI Formato da instrução Campo Opcode MODRM SIB Displ Imm SubCampo MOD REG RM Scale Index Base Bytes 12 01 01 0124 0124 LSbit MSbit AV2019A03Q1 Considere dois processadores singlecores de arquitetura compatível entel j5 105200 monociclo isto é não contém pipeline cada ciclo leva 24 ns mad fenaum x16 que utiliza organização pipeline de 6 estágios o maior estágio usa 5 ns Considere também um programa bait4wenchmarkexe que contém várias funções que testam o desempenho de um processador Uma dessas funções chamada hammerCPU contém 15 instruções Responda a Qual é a o tempo em ns necessário para executar a função hammerCPU no processador entel j5 105200 b Qual é o tempo em ns necessário para executar a função hammerCPU no processador mad fenaum x16 com pipeline de 6 estágios Considere que a função não gera nenhum hazard no pipeline c Qual é o fator de aceleração de execução que o processador mad tem em relação ao entel devido a organização em pipeline OAC 400 ULA Controle página 2 5 AV2019A03Q2 Considere o processador singlecore mad semprão com uma arquitetura anterior à arquitetura do processador mad fenaum x16 com as seguintes características 1 Contém 7 estágios de pipeline São eles Nome CEI BI DI CEO BO EX AO Descrição Cálculo de Endereço da Instrução Busca Instrução Decodifica Instrução Calculo de Endereço de Operando Busca Operando Execução Armazena Operando 2 Contém 1 porta de leitura e escrita para memória de dados hazard de recurso 3 Memória de Dados e Memória de Instrução são independentes Considere que o programa bait4wenchmarkexe é executado neste processador especificamente a função bloodtears que contém 5 instruções sem hazards de dados ou controle Apresente o gráfico de pipeline para a execução da função bloodtears no processador mad semprão gráfico de ciclos vs instrução AV2019A03Q3 Considere o processador mad Eptoren x2 nine000 com as seguintes características 1 Arquitetura compatível com os processadores mad 2 É superescalar de 2 vias 3 Contém pipeline de 4 estágios sendo Nome BI BO EX AO Descrição Busca Instrução Busca Operando Execução Armazena Operando 4 2 portas de leitura na memória de instruções 5 2 portas de leitura e 2 portas de escrita na memória de dados 6 memórias de instrução de dados independentes Considere que o programa bait4wenchmarkexe é executado neste processador especificamente um trecho da função dosomethingfunnytofryCPU que contém 6 instruções a seguir 1 LOAD EAX m1 2 LOAD EBX m2 3 ADD ECXm3 4 SUB EBXECX 5 STORE m4ECX 6 STOREm5EBX Apresente o gráfico de pipeline para a execução da função dosomethingfunnytofryCPU no processador mad Eptoren x2 nine000 gráfico de ciclos vs instrução e cuidado com hazard de dados 2021AV03Q01 Utilizando o algoritmo de multiplicação de Booth para números inteiros sinalizados representados em complemento de 2 realize a multiplicação entre os valores 5 e 12 para palavras de 7 bits Observações Fica à critério do aluno a escolha do multiplicando e multiplicador 5 12 ou 12 5 Todos os passos devem ser apresentados como resposta e não somente o resultado final 2021AV03Q02 Considere o número X dado por RA 100 o número Y dado pelo primeiro par de digitos não nulos menos significativos do seu RA a Apresente o número X em representação de PontoFlutuante IEEE754 de precisão simples b Qual é a lacuna GAP buraco entre os números cujo expoente é Y OAC 400 ULA Controle página 3 5 2021AV03Q03 Considerando o formato de PontoFlutuante IEEE754 explique o que são números subnormals também chamados de denormals ou denormalizados e também indique os efeitos sobre a faixa de representação de números reais 2021AV03Q04 Determine o tipo de endereçamento dos operandos das instruções abaixo dadas em Linguagem de Montagem com sintaxe intel para máquinas com arquitetura IA3264 a MOV ESI R8 b ADD EDX100 0x404 2021AV03Q05 Durante o projeto do Conjunto de Instruções de uma máquina computacional devese atentarse ao número de operandos das instruções Qualis ésão as consequências de se usar instruções com 1 um 2 dois ou 3 três operandos 2021AV03Q06 Considerando a arquitetura IA32 x86 discutida em sala de aula e a forma como é codificada a instrução ADD Apresente a decodificação para a instrução ADD EDX EAX4 Importante A resposta deve conter a string binária ou hexadecimal final e os passos da decodificação Considere ADD 000000ds d 0 registrador para memória d 1 memória para registrador s 0 8 bits s 1 32 bits MOD 00 endereçamento indireto por registrador 01 deslocamento de 1 byte em RM 10 deslocamento de 4 byte em RM 11 endereçamento por registrador Observações SE MOD 000110 e RM 100 SIB SE MOD 00 e RM 101 Indireto somente com Deslocamento REG e RM Code 000 001 010 011 100 101 110 111 Reg A C D B SP BP SI DI Formato da instrução Campo Opcode MODRM SIB Displ Imm SubCampo MOD REG RM Scale Index Base Bytes 12 01 01 0124 0124 LSbit MSbit 2021AV03Q07 Considere dois processadores com arquitetura compatível à IA32 x86 a enedivia PTX 10752 sem técnica de pipeline monociclo ciclo com latência de 32 ns b rahdeão UFO PX 5120 pipeline de 8 estágios estágio com maior latência de 6 ns Considere também um programa sledgehammerCPU que contém várias funções que testam o desempenho de um processador Uma dessas funções chamada itwillsmellfunny contém 20 instruções Responda a Qual é o tempo em ns para que o processador enedivia PTX 10752 execute a função itwillsmellfunny b Qual é o tempo em ns para que o processador rahdeão UFO PX 5120 execute a função itwillsmellfunny OAC 400 ULA Controle página 4 5 c Qual é o fator de aceleração do processador rahdeão UFO PX 5120 em relação ao processador enedivia PTX 10752 2021AV03Q08 O que são Hazards de Pipeline Das 3 classes principais de Hazards apresente 2 exemplos Observação os exemplos podem ser na forma textual OAC 400 ULA Controle página 5 5