1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
Texto de pré-visualização
Prova 3 Sistemas Digitais 20251 Em Dupla Prof Luciano Cunha de Araújo Pimenta 1 Considere o projeto RTL de um processador customizado para um sistema que gera as sequências de padrões de saída conforme especificado a seguir O sistema tem duas entradas externas x1 e x2 e três saídas wy e z Ao iniciar o sistema as saídas devem começar com os valores em 0 O valor da saída w é sempre 0 exceto enquanto as entradas x1 0 e x2 0 Ao colocar as entradas em x1 0 e x2 1 a sequência de padrões deve ser mostrada nas saídas w y z 001 durante 8 segundos 111 durante 8 segundos 011 durante 8 segundos sendo que a sequência fica repetida enquanto as entradas permanecem em x1 0 e x2 1 Caso as entradas sejam colocadas em x1 1 e x2 0 então a sequência passa a ser w y z 010 durante 100 segundos 110 durante 100 segundos 101 durante 100 segundos 011 durante 100 segundos e seguindo os mesmos passos até que a situação em que as duas entradas fiquem em nível alto ou seja x1 1 e x2 1 nunca ocorre Assuma a existência de um clock de período 1 ms 20 Pontos Desenvolva o projeto do referido processador mostrando todos os passos do projeto RTL até obter a FSM do bloco de controle Esquematize o projeto de um sistema microcontrolado na forma de captura dos estados da FSM do bloco de controle Vale que não está sendo pedido para realizar o projeto da FSM do bloco de controle apenas seu desenho 10 Pontos Agora descreva cada componente individual que compõe o caminho de dados Com exceção de flipflops Multiplexadores e Decodificadores todos os demais componentes devem ser mostrados em nível de portas lógicas a b Nome
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
1
Sistemas Digitais
UFMG
Texto de pré-visualização
Prova 3 Sistemas Digitais 20251 Em Dupla Prof Luciano Cunha de Araújo Pimenta 1 Considere o projeto RTL de um processador customizado para um sistema que gera as sequências de padrões de saída conforme especificado a seguir O sistema tem duas entradas externas x1 e x2 e três saídas wy e z Ao iniciar o sistema as saídas devem começar com os valores em 0 O valor da saída w é sempre 0 exceto enquanto as entradas x1 0 e x2 0 Ao colocar as entradas em x1 0 e x2 1 a sequência de padrões deve ser mostrada nas saídas w y z 001 durante 8 segundos 111 durante 8 segundos 011 durante 8 segundos sendo que a sequência fica repetida enquanto as entradas permanecem em x1 0 e x2 1 Caso as entradas sejam colocadas em x1 1 e x2 0 então a sequência passa a ser w y z 010 durante 100 segundos 110 durante 100 segundos 101 durante 100 segundos 011 durante 100 segundos e seguindo os mesmos passos até que a situação em que as duas entradas fiquem em nível alto ou seja x1 1 e x2 1 nunca ocorre Assuma a existência de um clock de período 1 ms 20 Pontos Desenvolva o projeto do referido processador mostrando todos os passos do projeto RTL até obter a FSM do bloco de controle Esquematize o projeto de um sistema microcontrolado na forma de captura dos estados da FSM do bloco de controle Vale que não está sendo pedido para realizar o projeto da FSM do bloco de controle apenas seu desenho 10 Pontos Agora descreva cada componente individual que compõe o caminho de dados Com exceção de flipflops Multiplexadores e Decodificadores todos os demais componentes devem ser mostrados em nível de portas lógicas a b Nome