Circuitos Digitais

8 10 O símbolo lógico de um determinado tipo de registrador de deslocamento de 4 bits é mostrado abaixo Considerando os dados paralelos na entrada informados e os sinais de clock e sinal de controle mostrados abaixo determine a saída de dados ao longo da evolução do sinal de clock 3 10 Considerando a LATCH D Latch transparente mostrada abaixo com os sinais D e EN Enable mostrados abaixo determine o sinal Q Ministério da Educação Universidade Federal de Santa Maria Coordenadoria de Educação Básica Técnica e Tecnológica Colégio Técnico Industrial de Santa Maria UFSM LISTA DE EXERCÍCIOS ENTREGAR ATÉ DIA 01072025 Unidade Curricular Circuitos digitais Curso Técnico em Automação Industrial Período 1º Prof Maikel F Menke maikelmenkeufsmbr Turma 316 AnoSemestre 20251 ATIVIDADES Aluno 1 10 Considerando as diferentes LATCHs mostradas abaixo determine o sinal da saída normal para cada caso com base nos sinais de entrada já definidos 2 10 Considerando a FFSR cujo símbolo lógico é mostrado abaixo defina o estado lógico da saída normal no diagrama temporal para os dados sinais S R e CLK de entrada 6 15 A figura abaixo mostra dois registradores de 3 bits de modo que o conteúdo do registrador X é transferido de forma serial para o registrador Y Considerando o sinal de clock informado bem como os dados de entrada defina os estados de cada estágio dos registradores ao longo da evolução do sinal de clock Por fim identifique quantos ciclos de clock são necessários para que os dados na entrada estejam armazenados no registrador X e quantos ciclos de clock são necessários para que os dados na entrada estejam armazenados non registrador Y Registrador X Registrador Y Entrada de dados D X2 CLK D X1 CLK D X0 CLK D Y2 CLK D Y1 CLK D Y0 CLK Pulsos de deslocamento CLK Entrada de dados X2 X1 X0 Y2 Y1 Y0 7 10 O símbolo lógico abaixo representa um certo tipo de registrado de deslocamento Considerando que o registrador foi iniciado com todos os estados resetados determine no diagrama temporal os estados lógicos de cada saída para o sinal de clock mostrado assumindo que os dados de entrada são 01011 CLK Entrada de dados Q0 Q1 Q2 Q3 Ministério da Educação Universidade Federal de Santa Maria Coordenação de Educação Básica Técnica e Tecnológica Colégio Técnico Industrial de Santa Maria LISTA DE EXERCICIOS ENTREGAR ATÉ DIA 01072025 Unidade Curricular Circuitos digitais Curso Técnico em Automação Industrial Prof Maikel F Menke maikelmenkeufsmbr AnoSemestre 20251 Turma 316 Aluno Willian ATIVIDADES 1 10 Considerando as diferentes LATCHs mostradas abaixo determine o sinal da saída normal para cada caso com base nos sinais de entrada já definidos 2 10 Considerando a FFSR cujo símbolo lógico é mostrado abaixo defina o estado lógico da saída normal no diagrama temporal para os dados sinais S R e CLK de entrada 3 10 Considerando a LATCH D Latch transparente mostrada abaixo com os sinais D e EN Enable mostrados abaixo determine o sinal Q 4 15 Determine a saída do FF tipo JK mostrado abaixo para os sinais de entrada determinados no diagrama temporal 5 10 Classifique os registradores de deslocamentos mostrados abaixo Identifique abaixo de cada estrutura qual é SISO SIPO PIPO PISO PIPO PISO SISO SIPO 15 A figura abaixo mostra dois registradores de 3 bits de modo que o conteúdo do registrador X é transferido de forma serial para o registrador Y Considerando o sinal de clock informado bem como os dados de entrada defina os estados de cada estágio dos registradores ao longo da evolução do sinal de clock Por fim identifique quantos ciclos de clock são necessários para que os dados na entrada estejam armazenados no registrador X e quantos ciclos de clock são necessários para que os dados na entrada estejam armazenados non registrador Y Registrador X Registrador Y Entrada de dados CLK CLK CLK CLK CLK CLK Pulsos de deslocamento CLK Entrada de dados X2 X1 X0 Y2 Y1 Y0 X4 ciclos Y3 ciclos 7 10 O símbolo lógico abaixo representa um certo tipo de registrado de deslocamento Considerando que o registrador foi iniciado com todos os estados resetados determine no diagrama temporal os estados lógicos de cada saída para o sinal de clock mostrado assumindo que os dados de entrada são 01011 D SRG 4 C Q0 Q1 Q2 Q3 CLK Entrada de dados Q0 Q1 Q2 Q3 10 O símbolo lógico de um determinado tipo de registrador de deslocamento de 4 bits é mostrado abaixo Considerando os dados paralelos na entrada informados e os sinais de clock e sinal de controle mostrados abaixo determine a saída de dados ao longo da evolução do sinal de clock SHIFTLOAD Saída de dados 9 10 O diagrama lógico abaixo representa o circuito interno de um CI que pode implementar diferentes tipos de registradores de deslocamento Cada estágio deste registrador é implementado com uma FF tipo D com entradas assíncronas de PRESET S e CLEAR R Com estas informações analise o circuito e responda com verdadeiro ou falso V Este circuito pode operar com entrada paralela e entrada série V Para executar a carga dos dados paralelos de entrada é necessário que o sinal SHLD seja nível baixo F Para que o deslocamento de dados ocorra é mandatório que o sinal CLK INH seja nível lógico alto V A carga de dados paralelos independe do sinal de clock ou seja ocorre de forma assíncrona V A saída de dados é somente serial V Durante o deslocamento de dados as porta lógicas NAND devem estar desativadas V Após o carregamento dos dados paralelos a saída do registrador assume o estado lógico da entrada D7 D0 D1 D2 D3 D4 D5 D6 D7 Q7 Q6 Q5 Q4 SER SHLD CLK CLK INH