·
Engenharia Mecatrônica ·
Sistemas Digitais
Send your question to AI and receive an answer instantly
Recommended for you
6
Atividade Avaliativa 4 Sistemas Digitais - Minimização de Função com Mapa de Karnaugh
Sistemas Digitais
UFSJ
2
Atividade Avaliativa 6 - Sistemas Digitais - Diagrama de Estados Finitos
Sistemas Digitais
UFSJ
2
Atividade Avaliativa 4 Sistemas Digitais - Minimização de Função com Mapa de Karnaugh
Sistemas Digitais
UFSJ
1
EM002 - Atividade Avaliativa 6 - Diagrama de Estados de Contador Digital
Sistemas Digitais
UFSJ
3
Dados de Matrícula e Código de Exercícios
Sistemas Digitais
UFSJ
2
Atividade Avaliativa 5 - Sistemas Digitais - Implementacao de Decodificador BCD
Sistemas Digitais
UFSJ
22
Prova Sistemas Digitais - Elementos de Memória e Flipflops
Sistemas Digitais
UNIT
20
Prova Sistemas Digitais - Elementos de Memória e Flipflops
Sistemas Digitais
UNIT
1
Prova Online Sistemas Digitais - Sensor de Temperatura em Complemento de 2
Sistemas Digitais
UNIFACS
1
Análise de Circuitos Lógicos com Mapa de Karnaugh para Sensores
Sistemas Digitais
UNIFACS
Preview text
2023 Segundo semestre Sistemas Digitais Engenharia Mecatrônica EM002 Sistemas Digitais Engenharia de Telecomunicações ET005 Professor Marco Aurélio Seluque Fregonezi Atividade avaliativa substitutiva Instruções 1 Envie o trabalho para o endereço fregoneziufsjedubr 2 Mecatrônica O título da mensagem precisa ser EM002 AtvS Nome do aluno 3 Telecom O título da mensagem precisa ser ET005 AtvS Nome do aluno 4 Mecatrônica O nome do arquivo anexo precisa ser EM002 AtvS Nome do aluno seguido da extensão do formato do arquivo 5 Telecom O nome do arquivo anexo precisa ser ET005 AtvS Nome do aluno seguido da extensão do formato do arquivo 6 No início do corpo do email coloque o seu número de matrícula 7 O prazo para entrega é a próxima segunda feira na hora dada pelo instante do recebimento deste roteiro 8 Envie o trabalho por meio do mesmo endereço de email que você usa no seu cadastro na UFSJ 9 Mantenha o seu email guardado na pasta de itens enviados 10 O trabalho deve ser entregue unicamente no formato CKT fazendo uso do software CircuitMaker Student V62c Atividade avaliativa substitutiva 11 Construa um contador JK síncrono de três bits que pula o estado A 12 Não é permitido usar o contador assíncrono 13 Se o último dígito do número de matrícula é 0 ou 1 ou 2 então A 1 14 Se o último dígito do número de matrícula é 3 ou 4 ou 5 então A 2 15 Se o último dígito do número de matrícula é 6 ou 7 ou 8 ou 9 então A 3 16 O aluno escolhe se ele quer usar o JKSR ou o JKSRN 17 O aluno escolhe se ele quer usar a forma canônica ou a forma minimizada 18 Se for feita a escolha pela forma minimizada não é necessário apresentar o desenvolvimento a minimização não será avaliada basta que o circuito execute a contagem correta 19 Se for feita a escolha pela forma canônica todas as portas de saída devem ser iguais e a porta lógica do termo relativo ao estado pulado deve ser mantida decoder completo 20 A entrada de relógio é feita por um Logic Switch 21 A saída é feita por um Hex Display S J CP K R Q Q S J CP K R Q Q 4321 Considerando o número de matrícula 204400062 devemos projetar um contador síncrono de 3 bits que realize a seguinte sequência 0 2 3 4 5 6 e 7 Fazendo a tabela de transição de estados utilizando os flipflops JK temos Fazendo a simplificação para as entradas dos flipflops utilizando mapas de Karnaugh 𝐽2 𝑄1𝑄0 𝐾2 𝑄1𝑄0 𝐽1 𝑄2 𝑄0 𝐾1 𝑄0 Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 0 0 0 1 0 0 X 1 X 0 X 0 0 1 0 1 0 0 X 1 X X 1 0 1 0 0 1 1 0 X X 0 1 X 0 1 1 1 0 0 1 X X 1 X 1 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 1 1 0 X 0 1 X X 1 1 1 0 1 1 1 X 0 X 0 1 X 1 1 1 0 0 0 X 1 X 1 X 1 Estado atual Contagem desejada Entradas dos flipflops 𝐽0 𝑄2 𝑄1 𝐾0 1 Considerando o número de matrícula 204400062 devemos projetar um contador síncrono de 3 bits que realize a seguinte sequência 0 2 3 4 5 6 e 7 Fazendo a tabela de transição de estados utilizando os flipflops JK temos Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 0 0 0 1 0 0 X 1 X 0 X 0 0 1 0 1 0 0 X 1 X X 1 0 1 0 0 1 1 0 X X 0 1 X 0 1 1 1 0 0 1 X X 1 X 1 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 1 1 0 X 0 1 X X 1 1 1 0 1 1 1 X 0 X 0 1 X 1 1 1 0 0 0 X 1 X 1 X 1 Estado atual Contagem desejada Entradas dos flipflops Fazendo a simplificação para as entradas dos flipflops utilizando mapas de Karnaugh J2Q1Q0 K2Q1Q0 J1Q2Q0 K1 Q0 J0 Q2 Q1 K0 1 Q1 Q0 00 01 11 10 Q2 0 0 x x 1 1 x x 1 Q1 Q0 00 01 11 10 Q2 0 x 1 1 x 1 1 x
Send your question to AI and receive an answer instantly
Recommended for you
6
Atividade Avaliativa 4 Sistemas Digitais - Minimização de Função com Mapa de Karnaugh
Sistemas Digitais
UFSJ
2
Atividade Avaliativa 6 - Sistemas Digitais - Diagrama de Estados Finitos
Sistemas Digitais
UFSJ
2
Atividade Avaliativa 4 Sistemas Digitais - Minimização de Função com Mapa de Karnaugh
Sistemas Digitais
UFSJ
1
EM002 - Atividade Avaliativa 6 - Diagrama de Estados de Contador Digital
Sistemas Digitais
UFSJ
3
Dados de Matrícula e Código de Exercícios
Sistemas Digitais
UFSJ
2
Atividade Avaliativa 5 - Sistemas Digitais - Implementacao de Decodificador BCD
Sistemas Digitais
UFSJ
22
Prova Sistemas Digitais - Elementos de Memória e Flipflops
Sistemas Digitais
UNIT
20
Prova Sistemas Digitais - Elementos de Memória e Flipflops
Sistemas Digitais
UNIT
1
Prova Online Sistemas Digitais - Sensor de Temperatura em Complemento de 2
Sistemas Digitais
UNIFACS
1
Análise de Circuitos Lógicos com Mapa de Karnaugh para Sensores
Sistemas Digitais
UNIFACS
Preview text
2023 Segundo semestre Sistemas Digitais Engenharia Mecatrônica EM002 Sistemas Digitais Engenharia de Telecomunicações ET005 Professor Marco Aurélio Seluque Fregonezi Atividade avaliativa substitutiva Instruções 1 Envie o trabalho para o endereço fregoneziufsjedubr 2 Mecatrônica O título da mensagem precisa ser EM002 AtvS Nome do aluno 3 Telecom O título da mensagem precisa ser ET005 AtvS Nome do aluno 4 Mecatrônica O nome do arquivo anexo precisa ser EM002 AtvS Nome do aluno seguido da extensão do formato do arquivo 5 Telecom O nome do arquivo anexo precisa ser ET005 AtvS Nome do aluno seguido da extensão do formato do arquivo 6 No início do corpo do email coloque o seu número de matrícula 7 O prazo para entrega é a próxima segunda feira na hora dada pelo instante do recebimento deste roteiro 8 Envie o trabalho por meio do mesmo endereço de email que você usa no seu cadastro na UFSJ 9 Mantenha o seu email guardado na pasta de itens enviados 10 O trabalho deve ser entregue unicamente no formato CKT fazendo uso do software CircuitMaker Student V62c Atividade avaliativa substitutiva 11 Construa um contador JK síncrono de três bits que pula o estado A 12 Não é permitido usar o contador assíncrono 13 Se o último dígito do número de matrícula é 0 ou 1 ou 2 então A 1 14 Se o último dígito do número de matrícula é 3 ou 4 ou 5 então A 2 15 Se o último dígito do número de matrícula é 6 ou 7 ou 8 ou 9 então A 3 16 O aluno escolhe se ele quer usar o JKSR ou o JKSRN 17 O aluno escolhe se ele quer usar a forma canônica ou a forma minimizada 18 Se for feita a escolha pela forma minimizada não é necessário apresentar o desenvolvimento a minimização não será avaliada basta que o circuito execute a contagem correta 19 Se for feita a escolha pela forma canônica todas as portas de saída devem ser iguais e a porta lógica do termo relativo ao estado pulado deve ser mantida decoder completo 20 A entrada de relógio é feita por um Logic Switch 21 A saída é feita por um Hex Display S J CP K R Q Q S J CP K R Q Q 4321 Considerando o número de matrícula 204400062 devemos projetar um contador síncrono de 3 bits que realize a seguinte sequência 0 2 3 4 5 6 e 7 Fazendo a tabela de transição de estados utilizando os flipflops JK temos Fazendo a simplificação para as entradas dos flipflops utilizando mapas de Karnaugh 𝐽2 𝑄1𝑄0 𝐾2 𝑄1𝑄0 𝐽1 𝑄2 𝑄0 𝐾1 𝑄0 Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 0 0 0 1 0 0 X 1 X 0 X 0 0 1 0 1 0 0 X 1 X X 1 0 1 0 0 1 1 0 X X 0 1 X 0 1 1 1 0 0 1 X X 1 X 1 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 1 1 0 X 0 1 X X 1 1 1 0 1 1 1 X 0 X 0 1 X 1 1 1 0 0 0 X 1 X 1 X 1 Estado atual Contagem desejada Entradas dos flipflops 𝐽0 𝑄2 𝑄1 𝐾0 1 Considerando o número de matrícula 204400062 devemos projetar um contador síncrono de 3 bits que realize a seguinte sequência 0 2 3 4 5 6 e 7 Fazendo a tabela de transição de estados utilizando os flipflops JK temos Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 0 0 0 0 1 0 0 X 1 X 0 X 0 0 1 0 1 0 0 X 1 X X 1 0 1 0 0 1 1 0 X X 0 1 X 0 1 1 1 0 0 1 X X 1 X 1 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 1 1 0 X 0 1 X X 1 1 1 0 1 1 1 X 0 X 0 1 X 1 1 1 0 0 0 X 1 X 1 X 1 Estado atual Contagem desejada Entradas dos flipflops Fazendo a simplificação para as entradas dos flipflops utilizando mapas de Karnaugh J2Q1Q0 K2Q1Q0 J1Q2Q0 K1 Q0 J0 Q2 Q1 K0 1 Q1 Q0 00 01 11 10 Q2 0 0 x x 1 1 x x 1 Q1 Q0 00 01 11 10 Q2 0 x 1 1 x 1 1 x