• Home
  • Chat IA
  • Guru IA
  • Tutores
  • Central de ajuda
Home
Chat IA
Guru IA
Tutores

·

Cursos Gerais ·

Arquitetura de Computadores

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Prova Sistemas Digitais - Codificação e Circuitos Lógicos

13

Prova Sistemas Digitais - Codificação e Circuitos Lógicos

Arquitetura de Computadores

UMG

Desenvolvimento em C para Pic16f84a Simulação

2

Desenvolvimento em C para Pic16f84a Simulação

Arquitetura de Computadores

UMG

Mapa - Fundamentos e Arquitetura de Computadores

6

Mapa - Fundamentos e Arquitetura de Computadores

Arquitetura de Computadores

UMG

Prova de Arquitetura de Computadores - Codificação e Sistemas Computacionais

13

Prova de Arquitetura de Computadores - Codificação e Sistemas Computacionais

Arquitetura de Computadores

UMG

Questoes sobre Memorias Eletronicas e Instrucoes de Maquina

1

Questoes sobre Memorias Eletronicas e Instrucoes de Maquina

Arquitetura de Computadores

UMG

Escalonador de Processos

2

Escalonador de Processos

Arquitetura de Computadores

UMG

Arquitetura de Compultadores

1

Arquitetura de Compultadores

Arquitetura de Computadores

UMG

Arquitetura

1

Arquitetura

Arquitetura de Computadores

UMG

Resenha Acadêmica - Utilização de Sistema Operacional em Memória Sólida Portátil

5

Resenha Acadêmica - Utilização de Sistema Operacional em Memória Sólida Portátil

Arquitetura de Computadores

UMG

Prova Eletrónica Digital - Simplificação de Funções Lógicas e Sistemas Sequenciais

5

Prova Eletrónica Digital - Simplificação de Funções Lógicas e Sistemas Sequenciais

Arquitetura de Computadores

UMG

Texto de pré-visualização

MINISTÉRIO DA EDUCAÇÃO UNIVERSIDADE FEDERAL DO PIAUÍ CENTRO DE EDUCAÇÃO ABERTA E A DISTÂNCIA CURSO DE LICENCIATURA EM COMPUTAÇÃO ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES DESAFIO 1 1 Por que não se pode acrescentar instruções indefinidamente a um processador 2 A CPU de um computador executa uma instrução em uma série de etapas Logo desenvolva um pequeno resumo com as principais etapas que são executadas 3 Considere o seguinte trecho de código onde a sintaxe consiste de um opcode seguido por um registrador destino e um ou dois registradores de origem 0 ADD R3 R1 R2 1 LOAD R6 R3 2 AND R7 R5 3 3 ADD R1 R6 R0 4 SRL R7 R0 8 5 OR R2 R4 R7 6 SUB R5 R3 R4 7 ADD R0 R1 R10 8 LOAD R6 R5 9 SUB R2 R1 R6 10 AND R3 R7 15 No programa acima cada instrução possui três endereços sendo o primeiro o destino e o segundo e o terceiro os operandos de origem Exemplo ADD R3 R1 R2 siginifca que irá somar o conteúdo de R1 e R2 e armazenar em R3 A isntrução LOAD possui apenas dois operandos o primeiro destino e o segundo origem Exemplo LOAD R5 R3 significa colocar em R6 o conteúdo de R3 Neste exercício não estaremos preocupados com os resultados mas sim com o tempo gasto para concluir a execução do programa Suponha o uso de um pipeline de quatro estágios busca decodificação execução e atualizaçãoescrita Suponha que todos os estágios do pipeline ocupem um ciclo de clock exceto o estágio de execução Para instruções de lógica e aritmética de inteiros simples o estágio de execução ocupa um ciclo mas para lerLOAD da memória cinco ciclos são consumidos no estágio de execução Se temos um pipeline escalar simples mas permita execução foradeordem uma instrução pode terminar antes de uma outra que começou antes dela podemos construir a seguinte tabela para a execução das sete primeiras instruções Complete a tabela acima e explique como ela funciona esclarecendo o porquê dos valores 4 Cite os níveis das arquiteturas de computadores do mais alto para o mais baixo 5 Explique como funciona a hierarquia de barramentos

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Prova Sistemas Digitais - Codificação e Circuitos Lógicos

13

Prova Sistemas Digitais - Codificação e Circuitos Lógicos

Arquitetura de Computadores

UMG

Desenvolvimento em C para Pic16f84a Simulação

2

Desenvolvimento em C para Pic16f84a Simulação

Arquitetura de Computadores

UMG

Mapa - Fundamentos e Arquitetura de Computadores

6

Mapa - Fundamentos e Arquitetura de Computadores

Arquitetura de Computadores

UMG

Prova de Arquitetura de Computadores - Codificação e Sistemas Computacionais

13

Prova de Arquitetura de Computadores - Codificação e Sistemas Computacionais

Arquitetura de Computadores

UMG

Questoes sobre Memorias Eletronicas e Instrucoes de Maquina

1

Questoes sobre Memorias Eletronicas e Instrucoes de Maquina

Arquitetura de Computadores

UMG

Escalonador de Processos

2

Escalonador de Processos

Arquitetura de Computadores

UMG

Arquitetura de Compultadores

1

Arquitetura de Compultadores

Arquitetura de Computadores

UMG

Arquitetura

1

Arquitetura

Arquitetura de Computadores

UMG

Resenha Acadêmica - Utilização de Sistema Operacional em Memória Sólida Portátil

5

Resenha Acadêmica - Utilização de Sistema Operacional em Memória Sólida Portátil

Arquitetura de Computadores

UMG

Prova Eletrónica Digital - Simplificação de Funções Lógicas e Sistemas Sequenciais

5

Prova Eletrónica Digital - Simplificação de Funções Lógicas e Sistemas Sequenciais

Arquitetura de Computadores

UMG

Texto de pré-visualização

MINISTÉRIO DA EDUCAÇÃO UNIVERSIDADE FEDERAL DO PIAUÍ CENTRO DE EDUCAÇÃO ABERTA E A DISTÂNCIA CURSO DE LICENCIATURA EM COMPUTAÇÃO ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES DESAFIO 1 1 Por que não se pode acrescentar instruções indefinidamente a um processador 2 A CPU de um computador executa uma instrução em uma série de etapas Logo desenvolva um pequeno resumo com as principais etapas que são executadas 3 Considere o seguinte trecho de código onde a sintaxe consiste de um opcode seguido por um registrador destino e um ou dois registradores de origem 0 ADD R3 R1 R2 1 LOAD R6 R3 2 AND R7 R5 3 3 ADD R1 R6 R0 4 SRL R7 R0 8 5 OR R2 R4 R7 6 SUB R5 R3 R4 7 ADD R0 R1 R10 8 LOAD R6 R5 9 SUB R2 R1 R6 10 AND R3 R7 15 No programa acima cada instrução possui três endereços sendo o primeiro o destino e o segundo e o terceiro os operandos de origem Exemplo ADD R3 R1 R2 siginifca que irá somar o conteúdo de R1 e R2 e armazenar em R3 A isntrução LOAD possui apenas dois operandos o primeiro destino e o segundo origem Exemplo LOAD R5 R3 significa colocar em R6 o conteúdo de R3 Neste exercício não estaremos preocupados com os resultados mas sim com o tempo gasto para concluir a execução do programa Suponha o uso de um pipeline de quatro estágios busca decodificação execução e atualizaçãoescrita Suponha que todos os estágios do pipeline ocupem um ciclo de clock exceto o estágio de execução Para instruções de lógica e aritmética de inteiros simples o estágio de execução ocupa um ciclo mas para lerLOAD da memória cinco ciclos são consumidos no estágio de execução Se temos um pipeline escalar simples mas permita execução foradeordem uma instrução pode terminar antes de uma outra que começou antes dela podemos construir a seguinte tabela para a execução das sete primeiras instruções Complete a tabela acima e explique como ela funciona esclarecendo o porquê dos valores 4 Cite os níveis das arquiteturas de computadores do mais alto para o mais baixo 5 Explique como funciona a hierarquia de barramentos

Sua Nova Sala de Aula

Sua Nova Sala de Aula

Empresa

Central de ajuda Contato Blog

Legal

Termos de uso Política de privacidade Política de cookies Código de honra

Baixe o app

4,8
(35.000 avaliações)
© 2025 Meu Guru®