• Home
  • Chat IA
  • Guru IA
  • Tutores
  • Central de ajuda
Home
Chat IA
Guru IA
Tutores

·

Engenharia de Software ·

Arquitetura de Computadores

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Algebra Booleana e Circuitos Lógicos Digitais - Teoria e Aplicações

74

Algebra Booleana e Circuitos Lógicos Digitais - Teoria e Aplicações

Arquitetura de Computadores

UNIFACS

Programa LMC para Somar A e B e Imprimir Resultado

1

Programa LMC para Somar A e B e Imprimir Resultado

Arquitetura de Computadores

UNIFACS

Memória Virtual e Paginação em Sistemas Operacionais

32

Memória Virtual e Paginação em Sistemas Operacionais

Arquitetura de Computadores

UNIFACS

Exercícios de Sistemas de Numeração e Conversões de Bases

1

Exercícios de Sistemas de Numeração e Conversões de Bases

Arquitetura de Computadores

UNIFACS

Exercícios de Operações Aritméticas em Sistemas de Numeração

1

Exercícios de Operações Aritméticas em Sistemas de Numeração

Arquitetura de Computadores

UNIFACS

Aula 2 Organizacao de Computadores - Evolucao e Geracoes dos Computadores

104

Aula 2 Organizacao de Computadores - Evolucao e Geracoes dos Computadores

Arquitetura de Computadores

UNIFACS

Escalonamento de Processos em Sistemas Operacionais

29

Escalonamento de Processos em Sistemas Operacionais

Arquitetura de Computadores

UNIFACS

Assembly Language Tutorial - Simply Easy Learning

81

Assembly Language Tutorial - Simply Easy Learning

Arquitetura de Computadores

UNIFACS

Comunicação entre Processos e Sincronização em Sistemas Operacionais

33

Comunicação entre Processos e Sincronização em Sistemas Operacionais

Arquitetura de Computadores

UNIFACS

Gerência de Dispositivos em Sistemas Operacionais

22

Gerência de Dispositivos em Sistemas Operacionais

Arquitetura de Computadores

UNIFACS

Texto de pré-visualização

Considere um sistema operacional executando em um ambiente mono processado que utiliza o algoritmo de escalonamento MFQ Multilevel Feedback Queue e executa um conjunto de processos de acordo com o quadro a seguir Identificação do Processo Tempo estimado de CPU em ms Processo A 10 ms Processo B 3 ms Processo C 5 ms Processo D 2 ms Processo E 6 ms OBS O tempo de CPU requerido para cada processo está expresso em milissegundos Considere também que o algorítimo de escalonamento adotado possui 3 filas cada uma com um quantum diferente Fila 1 quantum 2 milissegundos Fila 2 quantum 3 milissegundos Fila 3 quantum 4 milissegundos O tempo gasto para uma mudança completa de contexto neste ambiente é sempre de 1 milissegundo Importante Nenhum processo precisará realizar IO durante sua execução e todos eles estão enfileirados no instante 0 na seguinte ordem A B C D e E Baseado nessas informações indique A Quantos milissegundos serão necessários para que o processo C seja concluído 50 da questão B Quais os processos que encerram sua execução na fila 3 50 da questão Sistemas de memória cache são baseados na taxa de sucesso hit rate para obtenção de um desempenho efetivo quanto ao tempo de acesso a dados e instruções em memória Este fator está relacionado com a probabilidade de um dado ou instrução quando acessado já se encontrar na cache hit Se o dado ou instrução buscado em um dado momento não estiver em cache ocorre uma penalização que é representada pelo tempo de acesso à memória principal bem mais elevado do que o do acesso à cache I Neste contexto calcule e justifique seus cálculos acerca do tempo efetivo de acesso para um hit rate de 90 Considere também o tempo de acesso à cache como 3 ns e o tempo de acesso à Memória Principal DRAM como 60ns 50 da questão II Explique como os princípios da localidade espacial e temporal contribuem para um maior hit rate 50 da questão

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Algebra Booleana e Circuitos Lógicos Digitais - Teoria e Aplicações

74

Algebra Booleana e Circuitos Lógicos Digitais - Teoria e Aplicações

Arquitetura de Computadores

UNIFACS

Programa LMC para Somar A e B e Imprimir Resultado

1

Programa LMC para Somar A e B e Imprimir Resultado

Arquitetura de Computadores

UNIFACS

Memória Virtual e Paginação em Sistemas Operacionais

32

Memória Virtual e Paginação em Sistemas Operacionais

Arquitetura de Computadores

UNIFACS

Exercícios de Sistemas de Numeração e Conversões de Bases

1

Exercícios de Sistemas de Numeração e Conversões de Bases

Arquitetura de Computadores

UNIFACS

Exercícios de Operações Aritméticas em Sistemas de Numeração

1

Exercícios de Operações Aritméticas em Sistemas de Numeração

Arquitetura de Computadores

UNIFACS

Aula 2 Organizacao de Computadores - Evolucao e Geracoes dos Computadores

104

Aula 2 Organizacao de Computadores - Evolucao e Geracoes dos Computadores

Arquitetura de Computadores

UNIFACS

Escalonamento de Processos em Sistemas Operacionais

29

Escalonamento de Processos em Sistemas Operacionais

Arquitetura de Computadores

UNIFACS

Assembly Language Tutorial - Simply Easy Learning

81

Assembly Language Tutorial - Simply Easy Learning

Arquitetura de Computadores

UNIFACS

Comunicação entre Processos e Sincronização em Sistemas Operacionais

33

Comunicação entre Processos e Sincronização em Sistemas Operacionais

Arquitetura de Computadores

UNIFACS

Gerência de Dispositivos em Sistemas Operacionais

22

Gerência de Dispositivos em Sistemas Operacionais

Arquitetura de Computadores

UNIFACS

Texto de pré-visualização

Considere um sistema operacional executando em um ambiente mono processado que utiliza o algoritmo de escalonamento MFQ Multilevel Feedback Queue e executa um conjunto de processos de acordo com o quadro a seguir Identificação do Processo Tempo estimado de CPU em ms Processo A 10 ms Processo B 3 ms Processo C 5 ms Processo D 2 ms Processo E 6 ms OBS O tempo de CPU requerido para cada processo está expresso em milissegundos Considere também que o algorítimo de escalonamento adotado possui 3 filas cada uma com um quantum diferente Fila 1 quantum 2 milissegundos Fila 2 quantum 3 milissegundos Fila 3 quantum 4 milissegundos O tempo gasto para uma mudança completa de contexto neste ambiente é sempre de 1 milissegundo Importante Nenhum processo precisará realizar IO durante sua execução e todos eles estão enfileirados no instante 0 na seguinte ordem A B C D e E Baseado nessas informações indique A Quantos milissegundos serão necessários para que o processo C seja concluído 50 da questão B Quais os processos que encerram sua execução na fila 3 50 da questão Sistemas de memória cache são baseados na taxa de sucesso hit rate para obtenção de um desempenho efetivo quanto ao tempo de acesso a dados e instruções em memória Este fator está relacionado com a probabilidade de um dado ou instrução quando acessado já se encontrar na cache hit Se o dado ou instrução buscado em um dado momento não estiver em cache ocorre uma penalização que é representada pelo tempo de acesso à memória principal bem mais elevado do que o do acesso à cache I Neste contexto calcule e justifique seus cálculos acerca do tempo efetivo de acesso para um hit rate de 90 Considere também o tempo de acesso à cache como 3 ns e o tempo de acesso à Memória Principal DRAM como 60ns 50 da questão II Explique como os princípios da localidade espacial e temporal contribuem para um maior hit rate 50 da questão

Sua Nova Sala de Aula

Sua Nova Sala de Aula

Empresa

Central de ajuda Contato Blog

Legal

Termos de uso Política de privacidade Política de cookies Código de honra

Baixe o app

4,8
(35.000 avaliações)
© 2025 Meu Guru®