·
Engenharia de Software ·
Arquitetura de Computadores
Send your question to AI and receive an answer instantly
Recommended for you
74
Algebra Booleana e Circuitos Lógicos Digitais - Teoria e Aplicações
Arquitetura de Computadores
UNIFACS
81
Assembly Language Tutorial - Simply Easy Learning
Arquitetura de Computadores
UNIFACS
101
Arquitetura-de-Computadores-Principio-da-Localidade-e-Cache
Arquitetura de Computadores
UNIFACS
30
Laboratorio x86 - Roteiro e Atividades Praticas de Assembly
Arquitetura de Computadores
UNIFACS
33
Comunicação entre Processos e Sincronização em Sistemas Operacionais
Arquitetura de Computadores
UNIFACS
3
Atividades Práticas com Simulador SOsim: Gerência de Memória Virtual e Espaço de Endereçamento
Arquitetura de Computadores
UNIFACS
22
Gerência de Dispositivos em Sistemas Operacionais
Arquitetura de Computadores
UNIFACS
29
Escalonamento de Processos em Sistemas Operacionais
Arquitetura de Computadores
UNIFACS
63
Roteiro Aula 2 Ciclos Instrucao Interrupcao Barramento Pipeline Arquitetura Von Neumann
Arquitetura de Computadores
UNIFACS
17
Introdução aos Sistemas Operacionais
Arquitetura de Computadores
UNIFACS
Preview text
Considere um sistema operacional executando em um ambiente mono processado que utiliza o algoritmo de escalonamento MFQ Multilevel Feedback Queue e executa um conjunto de processos de acordo com o quadro a seguir Identificação do Processo Tempo estimado de CPU em ms Processo A 10 ms Processo B 3 ms Processo C 5 ms Processo D 2 ms Processo E 6 ms OBS O tempo de CPU requerido para cada processo está expresso em milissegundos Considere também que o algorítimo de escalonamento adotado possui 3 filas cada uma com um quantum diferente Fila 1 quantum 2 milissegundos Fila 2 quantum 3 milissegundos Fila 3 quantum 4 milissegundos O tempo gasto para uma mudança completa de contexto neste ambiente é sempre de 1 milissegundo Importante Nenhum processo precisará realizar IO durante sua execução e todos eles estão enfileirados no instante 0 na seguinte ordem A B C D e E Baseado nessas informações indique A Quantos milissegundos serão necessários para que o processo C seja concluído 50 da questão B Quais os processos que encerram sua execução na fila 3 50 da questão Sistemas de memória cache são baseados na taxa de sucesso hit rate para obtenção de um desempenho efetivo quanto ao tempo de acesso a dados e instruções em memória Este fator está relacionado com a probabilidade de um dado ou instrução quando acessado já se encontrar na cache hit Se o dado ou instrução buscado em um dado momento não estiver em cache ocorre uma penalização que é representada pelo tempo de acesso à memória principal bem mais elevado do que o do acesso à cache I Neste contexto calcule e justifique seus cálculos acerca do tempo efetivo de acesso para um hit rate de 90 Considere também o tempo de acesso à cache como 3 ns e o tempo de acesso à Memória Principal DRAM como 60ns 50 da questão II Explique como os princípios da localidade espacial e temporal contribuem para um maior hit rate 50 da questão
Send your question to AI and receive an answer instantly
Recommended for you
74
Algebra Booleana e Circuitos Lógicos Digitais - Teoria e Aplicações
Arquitetura de Computadores
UNIFACS
81
Assembly Language Tutorial - Simply Easy Learning
Arquitetura de Computadores
UNIFACS
101
Arquitetura-de-Computadores-Principio-da-Localidade-e-Cache
Arquitetura de Computadores
UNIFACS
30
Laboratorio x86 - Roteiro e Atividades Praticas de Assembly
Arquitetura de Computadores
UNIFACS
33
Comunicação entre Processos e Sincronização em Sistemas Operacionais
Arquitetura de Computadores
UNIFACS
3
Atividades Práticas com Simulador SOsim: Gerência de Memória Virtual e Espaço de Endereçamento
Arquitetura de Computadores
UNIFACS
22
Gerência de Dispositivos em Sistemas Operacionais
Arquitetura de Computadores
UNIFACS
29
Escalonamento de Processos em Sistemas Operacionais
Arquitetura de Computadores
UNIFACS
63
Roteiro Aula 2 Ciclos Instrucao Interrupcao Barramento Pipeline Arquitetura Von Neumann
Arquitetura de Computadores
UNIFACS
17
Introdução aos Sistemas Operacionais
Arquitetura de Computadores
UNIFACS
Preview text
Considere um sistema operacional executando em um ambiente mono processado que utiliza o algoritmo de escalonamento MFQ Multilevel Feedback Queue e executa um conjunto de processos de acordo com o quadro a seguir Identificação do Processo Tempo estimado de CPU em ms Processo A 10 ms Processo B 3 ms Processo C 5 ms Processo D 2 ms Processo E 6 ms OBS O tempo de CPU requerido para cada processo está expresso em milissegundos Considere também que o algorítimo de escalonamento adotado possui 3 filas cada uma com um quantum diferente Fila 1 quantum 2 milissegundos Fila 2 quantum 3 milissegundos Fila 3 quantum 4 milissegundos O tempo gasto para uma mudança completa de contexto neste ambiente é sempre de 1 milissegundo Importante Nenhum processo precisará realizar IO durante sua execução e todos eles estão enfileirados no instante 0 na seguinte ordem A B C D e E Baseado nessas informações indique A Quantos milissegundos serão necessários para que o processo C seja concluído 50 da questão B Quais os processos que encerram sua execução na fila 3 50 da questão Sistemas de memória cache são baseados na taxa de sucesso hit rate para obtenção de um desempenho efetivo quanto ao tempo de acesso a dados e instruções em memória Este fator está relacionado com a probabilidade de um dado ou instrução quando acessado já se encontrar na cache hit Se o dado ou instrução buscado em um dado momento não estiver em cache ocorre uma penalização que é representada pelo tempo de acesso à memória principal bem mais elevado do que o do acesso à cache I Neste contexto calcule e justifique seus cálculos acerca do tempo efetivo de acesso para um hit rate de 90 Considere também o tempo de acesso à cache como 3 ns e o tempo de acesso à Memória Principal DRAM como 60ns 50 da questão II Explique como os princípios da localidade espacial e temporal contribuem para um maior hit rate 50 da questão