• Home
  • Chat IA
  • Recursos
  • Guru IA
  • Professores
Home
Recursos
Chat IA
Professores

·

Direito ·

Engenharia de Software

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Prova 2 - Arquitetura de Computadores I

14

Prova 2 - Arquitetura de Computadores I

Engenharia de Software

PUC

Análise e Projeto de Software de Controle de Lançamento de Míssil

15

Análise e Projeto de Software de Controle de Lançamento de Míssil

Engenharia de Software

PUC

Documentação do Projeto: Sistema de Backlog para Desenvolvimento em Engenharia de Software

4

Documentação do Projeto: Sistema de Backlog para Desenvolvimento em Engenharia de Software

Engenharia de Software

PUC

Entrega 1- Trabalho Final - Engenharia de Requisitos

13

Entrega 1- Trabalho Final - Engenharia de Requisitos

Engenharia de Software

PUC

Sistemas Web Seguros

22

Sistemas Web Seguros

Engenharia de Software

PUC

Relatorio Tecnico MPI Mestre-Escravo: Analise de Desempenho Quick Sort e Bubble Sort Paralelo

2

Relatorio Tecnico MPI Mestre-Escravo: Analise de Desempenho Quick Sort e Bubble Sort Paralelo

Engenharia de Software

PUC

Analise de Arquitetura de Microsservicos Relatorio sobre Archetipos Open Source

1

Analise de Arquitetura de Microsservicos Relatorio sobre Archetipos Open Source

Engenharia de Software

PUC

Especificacao de Interface Sistema Missil Superficie - Requisitos Diagramas e Detalhamento

25

Especificacao de Interface Sistema Missil Superficie - Requisitos Diagramas e Detalhamento

Engenharia de Software

PUC

Sistema de Compra e Venda de Veículos em C - Controle de Estoque e Histórico

5

Sistema de Compra e Venda de Veículos em C - Controle de Estoque e Histórico

Engenharia de Software

PUC

Desenvolvimento para Dispositivos Móveis

1

Desenvolvimento para Dispositivos Móveis

Engenharia de Software

PUC

Texto de pré-visualização

Atividade 4 Demultiplexador de quatro entradas de 3 bits 2 pontos Um demultiplexador de quatro saídas distribui os dados de uma entrada para uma entre quatro saídas Requisitos Uma entrada de 3 bits Uma entrada de 2 bits seleção Quatro saídas de 3 bits Avaliação Código em VHDL 05 ponto Organização do código Código comentado Funcionamento Análise e Validação 15 ponto Todas as análises referentes ao comportamento do circuito devem ser realizadas utilizando o software Quartus II Utilizar waveform para apresentar as análises das principais combinações de entrada e saida Fazer os registros das saidas simuladas com captura de tela selecionável 2 pontos Um contador síncrono de 8 bits que conta de forma crescente e deve ter a função de seleção do modo de contagem entre 16 64 128 e 256 O contador reinicia ao atingir o valor máximo do módulo selecionado Requisitos Entrada de 1 bit clock Entrada para selecionar o módulo desejado Entrada de para zerar o contador reset Uma saída de 8 bits Saída de overflow que indica quando o contador atinge o valor máximo do módulo selecionado Contar de 0 até o valor do módulo selecionado 16 64 128 ou 256 Reiniciar ao atingir o valor máximo do módulo Zerar a contagem com reset Avaliação Código em VHDL 05 ponto Organização do código Código comentado Funcionamento Análise e Validação 15 ponto Todas as análises referentes ao comportamento do circuito devem ser realizadas utilizando o software Quartus II Utilizar waveform para apresentar as análises das principais combinações de entrada e saida Fazer os registros das saidas simuladas com captura de tela

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Prova 2 - Arquitetura de Computadores I

14

Prova 2 - Arquitetura de Computadores I

Engenharia de Software

PUC

Análise e Projeto de Software de Controle de Lançamento de Míssil

15

Análise e Projeto de Software de Controle de Lançamento de Míssil

Engenharia de Software

PUC

Documentação do Projeto: Sistema de Backlog para Desenvolvimento em Engenharia de Software

4

Documentação do Projeto: Sistema de Backlog para Desenvolvimento em Engenharia de Software

Engenharia de Software

PUC

Entrega 1- Trabalho Final - Engenharia de Requisitos

13

Entrega 1- Trabalho Final - Engenharia de Requisitos

Engenharia de Software

PUC

Sistemas Web Seguros

22

Sistemas Web Seguros

Engenharia de Software

PUC

Relatorio Tecnico MPI Mestre-Escravo: Analise de Desempenho Quick Sort e Bubble Sort Paralelo

2

Relatorio Tecnico MPI Mestre-Escravo: Analise de Desempenho Quick Sort e Bubble Sort Paralelo

Engenharia de Software

PUC

Analise de Arquitetura de Microsservicos Relatorio sobre Archetipos Open Source

1

Analise de Arquitetura de Microsservicos Relatorio sobre Archetipos Open Source

Engenharia de Software

PUC

Especificacao de Interface Sistema Missil Superficie - Requisitos Diagramas e Detalhamento

25

Especificacao de Interface Sistema Missil Superficie - Requisitos Diagramas e Detalhamento

Engenharia de Software

PUC

Sistema de Compra e Venda de Veículos em C - Controle de Estoque e Histórico

5

Sistema de Compra e Venda de Veículos em C - Controle de Estoque e Histórico

Engenharia de Software

PUC

Desenvolvimento para Dispositivos Móveis

1

Desenvolvimento para Dispositivos Móveis

Engenharia de Software

PUC

Texto de pré-visualização

Atividade 4 Demultiplexador de quatro entradas de 3 bits 2 pontos Um demultiplexador de quatro saídas distribui os dados de uma entrada para uma entre quatro saídas Requisitos Uma entrada de 3 bits Uma entrada de 2 bits seleção Quatro saídas de 3 bits Avaliação Código em VHDL 05 ponto Organização do código Código comentado Funcionamento Análise e Validação 15 ponto Todas as análises referentes ao comportamento do circuito devem ser realizadas utilizando o software Quartus II Utilizar waveform para apresentar as análises das principais combinações de entrada e saida Fazer os registros das saidas simuladas com captura de tela selecionável 2 pontos Um contador síncrono de 8 bits que conta de forma crescente e deve ter a função de seleção do modo de contagem entre 16 64 128 e 256 O contador reinicia ao atingir o valor máximo do módulo selecionado Requisitos Entrada de 1 bit clock Entrada para selecionar o módulo desejado Entrada de para zerar o contador reset Uma saída de 8 bits Saída de overflow que indica quando o contador atinge o valor máximo do módulo selecionado Contar de 0 até o valor do módulo selecionado 16 64 128 ou 256 Reiniciar ao atingir o valor máximo do módulo Zerar a contagem com reset Avaliação Código em VHDL 05 ponto Organização do código Código comentado Funcionamento Análise e Validação 15 ponto Todas as análises referentes ao comportamento do circuito devem ser realizadas utilizando o software Quartus II Utilizar waveform para apresentar as análises das principais combinações de entrada e saida Fazer os registros das saidas simuladas com captura de tela

Sua Nova Sala de Aula

Sua Nova Sala de Aula

Empresa

Contato Blog

Legal

Termos de uso Política de privacidade Política de cookies Código de honra

Baixe o app

4,8
(35.000 avaliações)
© 2026 Meu Guru® • 42.269.770/0001-84