Conexoes-Multiplexadores-e-Sinais-de-Controle-em-Datapath-de-Ciclo-Unico

Inclua quaisquer conexões multiplexadores e sinais de controle necessários no caminho de dados de ciclo único da Figura 517 e mostre as adições necessárias à Figura 518 FIGURE 518 The setting of the control lines is completely determined by the opcode fields of the instruction The first row of the table corresponds to the Rformat instructions add sub and or and slt For all these instructions the source register fields rs and rt and the destination register field is rd this defines how the signals ALUSrc and RegDst are set Furthermore an Rtype instruction writes a register RegWrite 1 but neither reads nor writes data memory When the Branch control signal is 0 the PC is unconditionally replaced with PC 4 otherwise the PC is replaced by the branch target if the Zero output of the ALU is also high The ALUOp field for Rtype instructions is set to 10 to indicate that the ALU control should be generated from the funct field The second and third rows of this table give the control signal settings for lw and sw These ALUSrc and ALUOp fields are set to perform the address calculation The MemRead and MemWrite are set to perform the memory reads and finally RegDst and RegWrite are set for a load to cause the result to be stored into the rt register The branch instruction is similar to an Rformat operation since it sends the rs and rt registers to the ALU The ALUOp field for branch is set for a subtract ALU control 01 which is used to test for equality Notice that the MemtoReg field is irrelevant when the RegWrite signal is 0 since the register is not being written the value of the data on the register data write port is not used Thus the entry MemtoReg in the last two rows of the table is replaced with X for dont care Dont cares can also be added to RegDst when RegWrite is 0 This type of dont care must be added by the designer since it depends on knowledge of how the datapath works Figura 2 Figura 518 do livro 4 513 Considere o caminho de dados de ciclo único da Figura 517 Um amigo está propondo modificar este caminho de dados de ciclo único eliminando o sinal de controle MemtoReg O multiplexador que possui MemtoReg como entrada usará em seu lugar o sinal de controle ALUSrc ou o sinal MemRead A modificação de seu amigo funcionará Um dos dois sinais de controle ALUSrc ou MemRead pode substituir o outro Explique 5 514 O MIPS escolhe simplificar a estrutura de suas instruções A forma como implementamos instruções complexas por meio do uso de instruções MIPS é decompor essas instruções complexas em múltiplas instruções MIPS mais simples Mostre como o MIPS pode implementar a instrução swp rs rt que troca o conteúdo dos registradores rs e rt Considere o caso em que há um registrador disponível que pode po uídc digamos at assim como o caso em que nenhum registrador desses exista Se a impl u doctass instrução em hardware aumentar o período de clock de uma única instrução em 10 que operações de troca no mix de operações seria recomendável implementála em hardware 6 531 Queremos acrescentar a instrução lui load upper immediate no caminho de dados multiclilo Use a mesma arquitetura do caminho de dados multiclilo da Figura 528 Você pode achar útil examinar as cinco etapas de execução e considerar as etapas que precisarão ser realizadas para executar a nova instrução Quantos ciclos são necessários para implementar esta instrução 7 534 Considere uma mudança na implementação multiclilo que altere o banco de registradores de modo que ele tenha apenas uma porta de leitura Descreva qualquer mudança adicional que precise ser feita no caminho de dados para suportar essa alteração Modifique a máquina de estados finitos para indicar como as instruções funcionará dado seu novo caminho de dados Para os exercícios a seguir você pode usar a tabela abaixo como um substituto para os dados do SPEC CPUint 2000 Operação Participação Tipo R 47 Load 29 Store 11 Desvio condicional 10 Desvio incondicional 3 8 Ex 535 Dois importantes parâmetros controlam o desempenho de um processador o tempo de ciclo e o número de ciclos por instrução Existe um compromisso permanente entre estes dois parâmetros no processo de projeto de microprocessadores Embora alguns projetistas prefiram aumentar a frequência do processador