Projeto de Contadores Digitais Síncronos e Assíncronos com Flip-Flops JK - Sistemas Digitais

Disciplina Sistema Digitais Orientações Nesta atividade não serão aceitos prints de circuitos apresentados no material ou na videoaula O aluno deve desenvolver o circuito em ferramenta específica ou de forma manuscrita As respostas das questões devem ter as imagens dos Circuitos ou desenhos ou códigos da resolução de cada questão 1 Considere um contador binário sequencial de quatro bits em que seu estado atual é Q3Q2Q1Q0 1001 Qual o próximo estado do contador e qual a condição que deve existir em cada entrada dos flipflops JK para garantir que ele vá para o estado correto quando o próximo pulso de clock chegar 2 Dentre os contadores síncronos existe o chamado contador Johnson Pesquise e apresente o seu circuito equivalente 3 Projete um contador de 4 bits assíncrono e um síncrono Faça os projetos utilizando flipflops JK e a lógica combinacional necessária para o seu funcionamento O número de bits do contador indica a quantidade de flipflops necessários para o contador 4 Projete um contador de década BCD que conta de 0 0000 até 9 1001 Em seguida modifique o seu projeto para obter um contador que conta de 0 0000 a 5 0101 Gerar condição de reinicio na contagem por meio de lógica combinacional Apresente os dois contadores I A tabela de excitação do flipflop JK é dada conforme a tabela 1 J K Qf 0 0 Qa 0 1 0 1 0 1 1 1 Qa II A tabela do contador sequencial é dada de acordo com a tabela 2 Q3 Q2 Q1 Q0 Clock 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 Podese observar que no 9 clock para que o contador vá para o próximo estado corretamente obrigatoriamente devese ter os seguintes estados nas entradas dos flipsflops JK J0 K0 J1 K1 J2 K2 J3 K3 0 1 1 0 0 0 0 0 I Circuito equivalente II Podese notar que sendo o estado inicial 0 nas entradas J0 e K0 teremos 1 e 0 respectivamente Logo após o 1 pulso de clock o contador irá apresentar o seguinte estado Q4 Q3 Q2 Q1 Q0 0 0 0 0 1 Essa realimentação J0Q 4 e K0Q4 irá fazer com que o contador execute a sequência do código Johnson sucessivamente em função dos pulsos de clock conforme a tabela do item III III Tabela equivalente do contador Johnson Q4 Q3 Q2 Q1 Q0 Clock 0 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 1 3 0 0 1 1 1 4 0 1 1 1 1 5 1 1 1 1 1 6 1 1 1 1 0 7 1 1 1 0 0 8 1 1 0 0 0 9 1 0 0 0 0 10 0 0 0 0 0 IV Para forçar o contador a iniciar no estado 0 podese logo de início zerar o contador ou seja aplicar uma descida de pulso nas entradas CLEAR de todos os FlipFlops do circuito podendo estas ser interligadas 31 CONTADOR SÍNCRONO 311 Tabela de excitação do FlipFlop JK J K Qf 0 0 X 0 1 X 1 0 1 1 1 0 312 Tabela do contador síncrono para 4 bits Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0 Clock 0 0 0 0 0 X 0 X 0 X 1 X 1 0 0 0 1 0 X 0 X 1 X X 1 2 0 0 1 0 0 X 0 X X 0 1 X 3 0 0 1 1 0 X 1 X X 1 X 1 4 0 1 0 0 0 X X 0 0 X 1 X 5 0 1 0 1 0 X X 0 1 X X 1 6 0 1 1 0 0 X X 0 X 0 1 X 7 0 1 1 1 1 X X 1 X 1 X 1 8 1 0 0 0 X 0 0 X 0 X 1 X 9 1 0 0 1 X 0 0 X 1 X X 1 10 1 0 1 0 X 0 0 X X 0 1 X 11 1 0 1 1 X 0 1 X X 1 X 1 12 1 1 0 0 X 0 X 0 0 X 1 X 13 1 1 0 1 X 0 X 0 1 X X 1 14 1 1 1 0 X 0 X 0 X 0 1 X 15 1 1 1 1 X 1 X 1 X 1 X 1 16 313 Mapa de VeitchKarnaugh para as entradas J e K dos flipflops 314 Circuito do contador síncrono de 4 bits com base no mapa de VeitchKarnaugh 32 CONTADOR ASSÍNCRONO Assumindo inicialmente que Q0Q 1Q2Q3 aplicando pulsos na entrada CLK do sistema temos o mapa de pulsos conforme figura abaixo onde concluise que a cada transição ativa do clock o estado das saídas Q são incrementados Avaliando as saídas a partir de Q3 MSB temos uma contagem binária sequencial crescente Q3 Q2 Q1 Q0 Clock 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 10 1 0 1 1 11 1 1 0 0 12 1 1 0 1 13 1 1 1 0 14 1 1 1 1 15 1 Q0 Q1 Q2 Q3 J0 Q0 J1 Q1 J2 Q2 J3 Q3 K0 CLR K1 CLR K2 CLR K3 CLR CLEAR Solução Q3 Q2 Q1 Q0 Clock 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 I Após o 11 Clock o contador tende a assumir o estado inicial ou seja Q30Q20Q11Q 00 II Desta forma após o 11 clock deverá ocorrer o reset no contador quando Q31Q20Q11Q00 Assim podese utilizar uma porta NE sendo Q3 e Q1 suas entradas pois só serão simultaneamente iguais a 1 neste zerando as saídas do mesmo jeito III Para montagem do circuito foi utilizado flipflop do tipo T conforme figura abaixo V Contagem até 5 Reutilizando o circuito da figura anterior temos o seguinte circuito que realiza a contagem até 5 I A tabela de excitação do flipflop JK é dada conforme a tabela 1 𝑱 𝑲 𝑸𝒇 0 0 𝑄𝑎 0 1 0 1 0 1 1 1 𝑄𝑎 II A tabela do contador sequencial é dada de acordo com a tabela 2 𝑸𝟑 𝑸𝟐 𝑸𝟏 𝑸𝟎 𝑪𝒍𝒐𝒄𝒌 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 Podese observar que no 9 clock para que o contador vá para o próximo estado corretamente obrigatoriamente devese ter os seguintes estados nas entradas dos flipsflops JK 𝑱𝟎 𝑲𝟎 𝑱𝟏 𝑲𝟏 𝑱𝟐 𝑲𝟐 𝑱𝟑 𝑲𝟑 0 1 1 0 0 0 0 0 I Circuito equivalente II Podese notar que sendo o estado inicial 0 nas entradas 𝐽0 e 𝐾0 teremos 1 e 0 respectivamente Logo após o 1 pulso de clock o contador irá apresentar o seguinte estado 𝑸𝟒 𝑸𝟑 𝑸𝟐 𝑸𝟏 𝑸𝟎 0 0 0 0 1 Essa realimentação 𝐽0 𝑄4 e 𝐾0 𝑄4 irá fazer com que o contador execute a sequência do código Johnson sucessivamente em função dos pulsos de clock conforme a tabela do item III III Tabela equivalente do contador Johnson 𝑸𝟒 𝑸𝟑 𝑸𝟐 𝑸𝟏 𝑸𝟎 𝑪𝒍𝒐𝒄𝒌 0 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 1 3 0 0 1 1 1 4 0 1 1 1 1 5 1 1 1 1 1 6 1 1 1 1 0 7 1 1 1 0 0 8 1 1 0 0 0 9 1 0 0 0 0 10 0 0 0 0 0 IV Para forçar o contador a iniciar no estado 0 podese logo de início zerar o contador ou seja aplicar uma descida de pulso nas entradas CLEAR de todos os FlipFlops do circuito podendo estas ser interligadas 31 CONTADOR SÍNCRONO 311 Tabela de excitação do FlipFlop JK 𝑱 𝑲 𝑸𝒇 0 0 𝑋 0 1 𝑋 1 0 1 1 1 0 312 Tabela do contador síncrono para 4 bits 𝑸𝟑 𝑸𝟐 𝑸𝟏 𝑸𝟎 𝑱𝟑 𝑲𝟑 𝑱𝟐 𝑲𝟐 𝑱𝟏 𝑲𝟏 𝑱𝟎 𝑲𝟎 𝑪𝒍𝒐𝒄𝒌 0 0 0 0 0 X 0 X 0 X 1 X 1 0 0 0 1 0 X 0 X 1 X X 1 2 0 0 1 0 0 X 0 X X 0 1 X 3 0 0 1 1 0 X 1 X X 1 X 1 4 0 1 0 0 0 X X 0 0 X 1 X 5 0 1 0 1 0 X X 0 1 X X 1 6 0 1 1 0 0 X X 0 X 0 1 X 7 0 1 1 1 1 X X 1 X 1 X 1 8 1 0 0 0 X 0 0 X 0 X 1 X 9 1 0 0 1 X 0 0 X 1 X X 1 10 1 0 1 0 X 0 0 X X 0 1 X 11 1 0 1 1 X 0 1 X X 1 X 1 12 1 1 0 0 X 0 X 0 0 X 1 X 13 1 1 0 1 X 0 X 0 1 X X 1 14 1 1 1 0 X 0 X 0 X 0 1 X 15 1 1 1 1 X 1 X 1 X 1 X 1 16 313 Mapa de VeitchKarnaugh para as entradas J e K dos flipflops 314 Circuito do contador síncrono de 4 bits com base no mapa de VeitchKarnaugh 32 CONTADOR ASSÍNCRONO Assumindo inicialmente que 𝑄0 𝑄1 𝑄2 𝑄3 aplicando pulsos na entrada CLK do sistema temos o mapa de pulsos conforme figura abaixo onde concluise que a cada transição ativa do clock o estado das saídas Q são incrementados Avaliando as saídas a partir de 𝑄3 MSB temos uma contagem binária sequencial crescente 𝑸𝟑 𝑸𝟐 𝑸𝟏 𝑸𝟎 𝑪𝒍𝒐𝒄𝒌 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 10 1 0 1 1 11 1 1 0 0 12 1 1 0 1 13 1 1 1 0 14 1 1 1 1 15 Solução 𝑸𝟑 𝑸𝟐 𝑸𝟏 𝑸𝟎 𝑪𝒍𝒐𝒄𝒌 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 I Após o 11 Clock o contador tende a assumir o estado inicial ou seja 𝑄3 0 𝑄2 0 𝑄1 1 𝑄0 0 II Desta forma após o 11 clock deverá ocorrer o reset no contador quando 𝑄3 1 𝑄2 0 𝑄1 1 𝑄0 0 Assim podese utilizar uma porta NE sendo 𝑄3 e 𝑄1 suas entradas pois só serão simultaneamente iguais a 1 neste zerando as saídas do mesmo jeito III Para montagem do circuito foi utilizado flipflop do tipo T conforme figura abaixo V Contagem até 5 Reutilizando o circuito da figura anterior temos o seguinte circuito que realiza a contagem até 5