Atividade de Sistemas Digitais

A Preencha as informações abaixo de acordo com o datasheet do circuito integrado DM7486 Quantidade e função das portas lógicas presentes Quatro portas lógicas OU Exclusivo de duas entradas cada Quais são os pinos de alimentação Vcc e Gnd Vcc pino14 Gnd pino 7 Qual a faixa de tensão para alimentação Entre 475 e 525 V nominal 5 V Até qual tensãoé considerado pela porta um sinal de nível baixo Vil 08 V A partir de qual tensão é considerado pela entrada um sinal de nível alto Vih 2 V Qual é a máxima corrente de fornecimento para saída nível baixo Iol 16 mA Desenhe o diagrama de conexão de pelo menos uma porta lógica indicando a pinagem e monte a tabela verdade B4 A4 Y4 0 0 0 0 1 1 1 0 1 1 1 0 B Determine a expressão lógica do circuito abaixo C Simplifique o máximo possível a expressão abaixo Tabelaverdade A B C D S 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 D O Flipflop abaixo possui atualização de saída Q na borda de subida do Clock CK dependendo dos sinais Clear CLR Preset PR entrada J e K Desenhe a forma de onda da saída normal Q em função desses três sinais aplicados Como não há inversor nos pinos CLK PR e CLR então eles são ativos em 1 Sempre que o pino PR estiver em 1 e o pino CLR estiver em 0 Q vai para 1 Sempre que o pino CLR estiver em 1 e o pino PR estiver em 0 Q vai para 0 Se PR e CLR estiverem em 0 quando CLK der rampa de subida Se J estiver em 1 e K estiver em 0 Q vai para 1 Se K estiver em 1 e J estiver em 0 Q vai para 0 No caso de J e K estarem em 0 a saída permanece inalterada No caso de J e K estarem em 1 a saída muda de 0 para 1 ou 1 para 0 respectivamente Estes dois últimos casos não ocorreram no exemplo