·
Engenharia Eletrônica ·
Sistemas Digitais
· 2021/1
Send your question to AI and receive an answer instantly
Recommended for you
2
Avaliação 1-2021 1
Sistemas Digitais
UTFPR
2
Avaliação 2-2021 1
Sistemas Digitais
UTFPR
1
Roteiro de Exercícios: Comparador e Somador
Sistemas Digitais
FEI
10
Atividade de Sistemas Digitais
Sistemas Digitais
CES-CL
7
Projeto de Circuito Digital - Expressões Lógicas, Tabela Verdade e Diagramas
Sistemas Digitais
FEI
2
Tutorial Decodificador Digital com 7493A e 74ACT138 no OrCAD PSpice
Sistemas Digitais
UFMS
8
Lista de Exercícios Projeto Sistemas Digitais II 2023 - FSMD e VHDL
Sistemas Digitais
FEI
8
Simulação Funcional e Diagrama de Estados para Sistema em VHDL
Sistemas Digitais
FEI
3
Resolva as Questões
Sistemas Digitais
CES-CL
2
Lista de Exercicios Sistemas Digitais - Soma Subtracao e Complemento de 2
Sistemas Digitais
UNA
Preview text
Ministério da Educação Universidade Tecnológica Federal do Paraná Campus Toledo Coordenação de Engenharia Eletrônica (COELE) Projete um circuito que realize a mesma função de um Monoestável não redisparável. Para esse projeto utilize: um multivibrador astável com frequência f, um contador módulo M (realizando com FFs J-K), portas lógicas, FF J-K, um led na saída que fica ativo enquanto o mono esta ativo (tP) e uma chave que aciona o Monoestável (como apresentado abaixo). Simule o circuito em um programa simulador de circuitos. Apresente em um arquivo pdf: os nomes dos integrantes da equipe, o diagrama do circuito e a forma de onda na saída do circuito demonstrando o tempo de nível lógico alto do mono, tp, depois da chave ter sido acionada. Ministério da Educação Universidade Tecnológica Federal do Paraná Campus Toledo Coordenação de Engenharia Eletrônica (COELE) Equipe frequência f do gerador de clock contador módulo M Tempo de alta do mono (tP) 1 1 kHz 8 8 ms 2 2 kHz 16 4 ms 3 4 kHz 32 1 ms 4 10 kHz 16 1,6 ms 5 20 kHz 16 0,8 ms 6 40 kHz 8 0,1 ms 7 50 kHz 8 0,16 ms 8 80 kHz 32 0,4 ms 9 100 kHz 32 0,32 ms 10 1 kHz 32 16 ms
Send your question to AI and receive an answer instantly
Recommended for you
2
Avaliação 1-2021 1
Sistemas Digitais
UTFPR
2
Avaliação 2-2021 1
Sistemas Digitais
UTFPR
1
Roteiro de Exercícios: Comparador e Somador
Sistemas Digitais
FEI
10
Atividade de Sistemas Digitais
Sistemas Digitais
CES-CL
7
Projeto de Circuito Digital - Expressões Lógicas, Tabela Verdade e Diagramas
Sistemas Digitais
FEI
2
Tutorial Decodificador Digital com 7493A e 74ACT138 no OrCAD PSpice
Sistemas Digitais
UFMS
8
Lista de Exercícios Projeto Sistemas Digitais II 2023 - FSMD e VHDL
Sistemas Digitais
FEI
8
Simulação Funcional e Diagrama de Estados para Sistema em VHDL
Sistemas Digitais
FEI
3
Resolva as Questões
Sistemas Digitais
CES-CL
2
Lista de Exercicios Sistemas Digitais - Soma Subtracao e Complemento de 2
Sistemas Digitais
UNA
Preview text
Ministério da Educação Universidade Tecnológica Federal do Paraná Campus Toledo Coordenação de Engenharia Eletrônica (COELE) Projete um circuito que realize a mesma função de um Monoestável não redisparável. Para esse projeto utilize: um multivibrador astável com frequência f, um contador módulo M (realizando com FFs J-K), portas lógicas, FF J-K, um led na saída que fica ativo enquanto o mono esta ativo (tP) e uma chave que aciona o Monoestável (como apresentado abaixo). Simule o circuito em um programa simulador de circuitos. Apresente em um arquivo pdf: os nomes dos integrantes da equipe, o diagrama do circuito e a forma de onda na saída do circuito demonstrando o tempo de nível lógico alto do mono, tp, depois da chave ter sido acionada. Ministério da Educação Universidade Tecnológica Federal do Paraná Campus Toledo Coordenação de Engenharia Eletrônica (COELE) Equipe frequência f do gerador de clock contador módulo M Tempo de alta do mono (tP) 1 1 kHz 8 8 ms 2 2 kHz 16 4 ms 3 4 kHz 32 1 ms 4 10 kHz 16 1,6 ms 5 20 kHz 16 0,8 ms 6 40 kHz 8 0,1 ms 7 50 kHz 8 0,16 ms 8 80 kHz 32 0,4 ms 9 100 kHz 32 0,32 ms 10 1 kHz 32 16 ms