Sistemas Digitais - Decodificadores e Circuitos MSI - Aula 5

Sistemas Digitais AULA 5 Patrícia Salles Maturana Introdução O sistemas digitais obtêm dados codificados em binário e informação Algumas operações são necessárias dentre elas Decodificação Codificação Multiplexação Demultiplexação Estas operações são facilitadas por estarem disponíveis vários CIs na categoria MSI mediumscale integration 2 Decodificadores Circuito lógico que analisa as entradas e determina qual saída será ativa Saída ativa corresponde ao número decimal da entrada Ex 110 6 A saída ativa será O6 Estes decodificadores são denominados Decodificador de 3 linhas para 8 linhas Decodificador ou conversor binário em octal Decodificador 1 de 8 3 No image labeled 3 was provided N entradas 2N códigos de entrada Decodificador Apenas uma saída vai para o nível alto para cada código de entrada M saídas A LSB B C MSB O0 CBA O1 CBA O2 CBA O3 CBA O4 CBA O5 CBA O6 CBA O7 CBA Entradas Enable Existem decodificadores com 1 ou mais entradas ENABLE Estas entradas controlam a operação destes decodificadores Por ex Decodificador 74ALS138 possui 8 Portas NAND com 4 entradas 1 Entrada ENABLE 3 entradas que determinam a saída 7 MSB A2 A1 A0 E1 E2 E3 Saídas 0 0 1 Responde ao código de entrada A2A1A0 1 X X Desabilitadas todas em nível ALTO X 1 X Desabilitadas todas em nível ALTO X X 0 Desabilitadas todas em nível ALTO 74ALS138 decodificador 1 de 8 Se ENABLE ALTO Decodificador funciona normalmente Se ENABLE BAIXO Todas as saídas serão forçadas para baixo Portando O decodificador é habilitado apenas se a entrada ENABLE 1 9 Decodificador 74ALS138 Portas NAND Portando são ativas em nível BAIXO ENABLE A2 A1 A0 𝑂7 𝑂𝟔 𝑂𝟓 𝑂𝟒 𝑂𝟑 𝑂𝟐 𝑂𝟏 𝑂𝟎 1 0 0 0 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 Exemplo 91 Indique os estados das saídas do 74ALS138 para cada um dos seguintes conjuntos de entradas a 𝐸3 𝐸2 1 𝐸1 0 𝐴2 𝐴1 1 𝐴0 0 b 𝐸3 1 𝐸2 𝐸1 0 𝐴2 0 𝐴1 𝐴0 1 11 Solução a Com 𝐸2 1 o decodificador estará desabilitado e todas as saídas em nível ALTO b Todas as entradas de habilitação estão ativadas com isso o decodificador está habilitado Com o código de entrada 0112 310 ativará a saída 𝑂𝟑 12 Decodificadores BCD para decimal 7442 74LS42 e 74HC42 Denominado como Decodificador 4 de 10 Decodificador 1 de 10 13 Código de entrada BCD D C B A H L L L O0 L L L H O1 L L H L O2 L L H H O3 L H L L O4 L H L H O5 L H H L O6 L H H H O7 H L L L O8 H L L H O9 H L H L Nenhuma H L H H Nenhuma H H L L Nenhuma H H L H Nenhuma H H H L Nenhuma H H H H Nenhuma H Nível de tensão ALTO L Nível de tensão BAIXO 7442 decodificador 1 de 10 D C B A Saída em nível ativo 0 0 0 0 𝑂0 0 0 0 1 𝑂1 0 0 1 0 𝑂2 0 0 1 1 𝑂3 0 1 0 0 𝑂4 0 1 0 1 𝑂5 0 1 1 0 𝑂6 0 1 1 1 𝑂7 1 0 0 0 𝑂8 1 0 0 1 𝑂9 1 0 1 0 𝑛𝑒𝑛ℎ𝑢𝑚𝑎 1 0 1 1 𝑛𝑒𝑛ℎ𝑢𝑚𝑎 1 1 0 0 𝑛𝑒𝑛ℎ𝑢𝑚𝑎 1 1 0 1 𝑛𝑒𝑛ℎ𝑢𝑚𝑎 1 1 1 0 𝑛𝑒𝑛ℎ𝑢𝑚𝑎 1 1 1 1 𝑛𝑒𝑛ℎ𝑢𝑚𝑎 15 DecodificadoresDrivers BCD para 7 segmentos Recebe uma entrada BCD de 4 bits e geram as saídas que acionam os segmentos apropriados para representar o dígito decimal Para acionar o número 5 em decimal é necessário ativar os segmentos a f g c d 16 Codificadores O oposto do processo de decodificação Codificação de 8 para 3 Função oposta aceita 8 linhas de entrada e produz um código de saída de 3 bits correspondentes à entrada ativada 17 Entradas A0 A1 A2 A3 A4 A5 A6 A7 Saídas O2 O1 O0 8 Entradas Apenas uma entrada em nível BAIXO de cada vez X 1 1 1 1 1 1 1 0 0 0 X 0 1 1 1 1 1 1 0 0 1 0 X 1 0 1 1 1 1 1 0 1 1 X 1 1 0 1 1 1 1 1 0 0 X 1 1 1 0 1 1 1 1 0 1 X 1 1 1 1 0 1 1 1 1 0 X 1 1 1 1 1 0 1 1 1 1 X 1 1 1 1 1 1 0 1 1 1 X 1 1 1 1 1 1 1 0 1 1 Note The table is partially obscured in the image extracted text reflects visible content Codificadores de prioridades Desvantagem do codificador simples Quando mais de 1 entrada for ativada de cada vez para isso é necessário utilizar o codificador de prioridades Inclui a lógica que quando mais de uma entrada estiver ativada o código de saída corresponderá à entrada com o número mais alto Exemplo 𝐴3 e 𝐴5 ativadas a saída será 101 5 decimal CIs 74148 74LS148 e 74HC148 codificador de prioridade octal para binário 19 Codificador de prioridade decimal para BCD 74147 20 Codificador de Chaves BCD para decimal 21 Multiplexadores Seletores de Dados Seleciona um sinal em meio de diversos sinais de entrada e transfere para a saída 22 Multiplexador Básico de 2 entradas 2 entradas I0 e I1 e entrada de SELEÇÃO S S determina qual porta AND será habilitada Os dados de entrada passam pela porta OR Expressão booleana Z I0 𝑆 I1S Com S 0 Z I01 I10 I0 Saída idêntica à entrada I0 Porta Lógica 2 habilitada Com S 1 Z I00 I11 I1 Saída idêntica à entrada I1 Porta Lógica 1 habilitada 23 Multiplexador Básico de 2 entradas 24 Multiplexador de 4 entradas S1 S0 Saída 0 0 Z I0 0 1 Z I1 1 0 Z I2 1 1 Z I3 Multiplexador de 8 entradas 74ALS151 MUX de 8 entradas E S2 S1 S0 Z Z H X X X H L L L L I0 I0 L L L H I1 I1 L L H L I2 I2 L L H H I3 I3 L H L L I4 I4 L H L H I5 I5 L H H L I6 I6 L H H H I7 I7 Demultiplexadores Distribuidores de dados Operação inversa do Mux Recebe uma única entrada e distribui várias saídas 28 Multiplexador de 16 entradas Entrada de dados MUX 74HC151 x Entrada de dados MUX 74HC151 Demultiplexador de 1 para 8 linhas Código de SELEÇÃO S2 S1 S0 SAÍDAS O7 O6 O5 O4 O3 O2 O1 O0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 Nota I é a entrada de dados Referências TOCCI R J WIDMER N S Sistemas Digitais Princípios e Aplicações 10 ed São Paulo Pearson Prentice Hall 2007 30