• Home
  • Chat IA
  • Guru IA
  • Tutores
  • Central de ajuda
Home
Chat IA
Guru IA
Tutores

·

Engenharia de Computação ·

Arquitetura de Computadores

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Atividade Arquitetura de Computadores

3

Atividade Arquitetura de Computadores

Arquitetura de Computadores

MULTIVIX

Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Pratico

9

Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Pratico

Arquitetura de Computadores

PUC

Exercícios de MIPS - Arquitetura e Instruções

2

Exercícios de MIPS - Arquitetura e Instruções

Arquitetura de Computadores

INATEL

P2 - Dissertação Arquitetura de Computadores 2022 2

3

P2 - Dissertação Arquitetura de Computadores 2022 2

Arquitetura de Computadores

UERJ

Alteracao Datapath Unidade de Controle HW e Microprogramada - Anotacoes

1

Alteracao Datapath Unidade de Controle HW e Microprogramada - Anotacoes

Arquitetura de Computadores

PUC

Introdução à Arquitetura MIPS e Componentes de Hardware

36

Introdução à Arquitetura MIPS e Componentes de Hardware

Arquitetura de Computadores

INATEL

Instruções de Ponto Flutuante e Pseudoinstruções no MIPS

24

Instruções de Ponto Flutuante e Pseudoinstruções no MIPS

Arquitetura de Computadores

INATEL

Liçao de Casa

2

Liçao de Casa

Arquitetura de Computadores

UNINGA

Subconjunto de Instruções do MIPS

2

Subconjunto de Instruções do MIPS

Arquitetura de Computadores

INATEL

Chat Bot - Sistemas Operacionais - Arquitetura de Computadores

1

Chat Bot - Sistemas Operacionais - Arquitetura de Computadores

Arquitetura de Computadores

FIAP

Texto de pré-visualização

1 1 Estrutura do trabalho O trabalho tem como objetivo analisar e implementar um modelo simples do Caminho de Dados presente no Nível de Microarquitetura utilizando portas lógicas e o conceito da parte operativa e da parte de controle Para a implementação do circuito deve ser utilizado o software Logisim httpwwwcburchcomlogisimptdocshtml O trabalho está dividido em 04 etapas Cada uma das etapas está descrita a seguir 11 Implementação da ULA de 1 Bit A primeira etapa consiste em implementar o circuito de uma ULA de 1 Bit A Figura 21 exibe o circuito completo com todos seus sinais de entrada de saída e de controle utilizados para realizar as funções previstas na ULA Figura 21 ULA de 1 Bit 2 12 Implementação da ULA de 4 Bits Nesta etapa deve ser implementada uma ULA de 4 Bits a partir da ULA de 1 Bit da etapa anterior A Figura 22 exibe o modelo conceito para criação de uma ULA de N bits a partir de uma ULA de 1 bit Figura 22 ULA de 4 Bits Observações O sinal de entrada Vem Um do Bit0 deve ser conectado ao sinal de entrada INC da ULA O sinal de saída Vai Um do BitN1 deve ser conectado ao sinal de entrada Vem Um do BitN O sinal de saída Vai Um do Bit3 deve ser conectado ao sinal de saída Vai Um da ULA Os sinais de entrada INVA ENA ENB F0 e F1 da ULA de 4 Bits devem ser conectados simultaneamente nos respectivos sinais de entrada dos 04 módulos ULA de 1 Bit Os 04 bits do sinal de entrada A e do sinal de entrada B devem ser conectados aos respectivos sinais de entrada AN e BN dos 04 módulos ULA de 1 Bit o Dica 1 Alterar o sinal de entrada para um sinal de 4 bits o Dica 2 Utilizar uma conexão Distribuidor e alterar para 4 bits para separar os dados da entrada Figura 23 Figura 23 Sinal de entrada A conectado ao Distribuidor de 4 bits Os 04 bits do sinal de saída S devem ser conectados aos respectivos sinais de saída SN dos 04 módulos ULA de 1 Bit o Dica 1 Alterar o sinal de saída para um sinal de 4 bits o Dica 2 Utilizar uma conexão Distribuidor e alterar para 4 bits para separar os dados da saída Figura 24 3 Figura 24 Sinal de saída S conectado ao Distribuidor de 4 bits 13 Caminho de Dados Parte Operativa Nesta etapa deve ser implementada a parte operativa do caminho de dados do nível de microarquitetura A parte operativa deve ser composta por 04 registradores de uso geral de 04 bits REGA REGB REGC e REGD e a ULA de 04 bits desenvolvida na etapa anterior Observações Utilizar o módulo Registrador já existente no Logisim alterando para 4 bits de dados Figura 25 A saída do registrador REGA deve ser ligado na entrada A da ULA A saída do registrador REGB deve ser ligado na entrada B da ULA A entrada dos registradores REGC e REGD devem ser ligados na saída da ULA de modo que o resultado da operação realizada pela ULA possa ser armazenado em um ou nos dois registradores Figura 25 Módulo Registrador 4 14 Caminho de Dados Parte de Controle Na última etapa deve ser implementada a parte de controle do caminho de dados do nível de microarquitetura A parte de controle deve possuir uma entrada de 08 bits serão utilizados para alterar os 06 campos de controle da ULA INC INVA ENA ENB F0 e F1 e os outros 02 bits usados para determinar se a saída da ULA será armazenada no REGC eou no REGD respectivamente Figura 26 Bit 7 Controla o sinal de entrada INC da ULA Bit 6 Controla o sinal de entrada INVA da ULA Bit 5 Controla o sinal de entrada ENA da ULA Bit 4 Controle o sinal de entrada ENB da ULA Bit 3 Controla o sinal de entrada F0 da ULA Bit 2 Controla o sinal de entrada F1 da ULA Bit 1 Habilita o resultado da ULA a ser armazenado no REGC Bit 0 Habilita o resultado da ULA a ser armazenado no REGD Figura 26 Instrução com sinais de controle 2 Entrega da Atividade A entrega do trabalho consiste numa documentação em formato PDF contendo uma breve explicação das etapas propostas na atividade bem como o arquivo dos circuitos gerados pelo software arquivo circ com o nome DataPathcirc

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Atividade Arquitetura de Computadores

3

Atividade Arquitetura de Computadores

Arquitetura de Computadores

MULTIVIX

Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Pratico

9

Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Pratico

Arquitetura de Computadores

PUC

Exercícios de MIPS - Arquitetura e Instruções

2

Exercícios de MIPS - Arquitetura e Instruções

Arquitetura de Computadores

INATEL

P2 - Dissertação Arquitetura de Computadores 2022 2

3

P2 - Dissertação Arquitetura de Computadores 2022 2

Arquitetura de Computadores

UERJ

Alteracao Datapath Unidade de Controle HW e Microprogramada - Anotacoes

1

Alteracao Datapath Unidade de Controle HW e Microprogramada - Anotacoes

Arquitetura de Computadores

PUC

Introdução à Arquitetura MIPS e Componentes de Hardware

36

Introdução à Arquitetura MIPS e Componentes de Hardware

Arquitetura de Computadores

INATEL

Instruções de Ponto Flutuante e Pseudoinstruções no MIPS

24

Instruções de Ponto Flutuante e Pseudoinstruções no MIPS

Arquitetura de Computadores

INATEL

Liçao de Casa

2

Liçao de Casa

Arquitetura de Computadores

UNINGA

Subconjunto de Instruções do MIPS

2

Subconjunto de Instruções do MIPS

Arquitetura de Computadores

INATEL

Chat Bot - Sistemas Operacionais - Arquitetura de Computadores

1

Chat Bot - Sistemas Operacionais - Arquitetura de Computadores

Arquitetura de Computadores

FIAP

Texto de pré-visualização

1 1 Estrutura do trabalho O trabalho tem como objetivo analisar e implementar um modelo simples do Caminho de Dados presente no Nível de Microarquitetura utilizando portas lógicas e o conceito da parte operativa e da parte de controle Para a implementação do circuito deve ser utilizado o software Logisim httpwwwcburchcomlogisimptdocshtml O trabalho está dividido em 04 etapas Cada uma das etapas está descrita a seguir 11 Implementação da ULA de 1 Bit A primeira etapa consiste em implementar o circuito de uma ULA de 1 Bit A Figura 21 exibe o circuito completo com todos seus sinais de entrada de saída e de controle utilizados para realizar as funções previstas na ULA Figura 21 ULA de 1 Bit 2 12 Implementação da ULA de 4 Bits Nesta etapa deve ser implementada uma ULA de 4 Bits a partir da ULA de 1 Bit da etapa anterior A Figura 22 exibe o modelo conceito para criação de uma ULA de N bits a partir de uma ULA de 1 bit Figura 22 ULA de 4 Bits Observações O sinal de entrada Vem Um do Bit0 deve ser conectado ao sinal de entrada INC da ULA O sinal de saída Vai Um do BitN1 deve ser conectado ao sinal de entrada Vem Um do BitN O sinal de saída Vai Um do Bit3 deve ser conectado ao sinal de saída Vai Um da ULA Os sinais de entrada INVA ENA ENB F0 e F1 da ULA de 4 Bits devem ser conectados simultaneamente nos respectivos sinais de entrada dos 04 módulos ULA de 1 Bit Os 04 bits do sinal de entrada A e do sinal de entrada B devem ser conectados aos respectivos sinais de entrada AN e BN dos 04 módulos ULA de 1 Bit o Dica 1 Alterar o sinal de entrada para um sinal de 4 bits o Dica 2 Utilizar uma conexão Distribuidor e alterar para 4 bits para separar os dados da entrada Figura 23 Figura 23 Sinal de entrada A conectado ao Distribuidor de 4 bits Os 04 bits do sinal de saída S devem ser conectados aos respectivos sinais de saída SN dos 04 módulos ULA de 1 Bit o Dica 1 Alterar o sinal de saída para um sinal de 4 bits o Dica 2 Utilizar uma conexão Distribuidor e alterar para 4 bits para separar os dados da saída Figura 24 3 Figura 24 Sinal de saída S conectado ao Distribuidor de 4 bits 13 Caminho de Dados Parte Operativa Nesta etapa deve ser implementada a parte operativa do caminho de dados do nível de microarquitetura A parte operativa deve ser composta por 04 registradores de uso geral de 04 bits REGA REGB REGC e REGD e a ULA de 04 bits desenvolvida na etapa anterior Observações Utilizar o módulo Registrador já existente no Logisim alterando para 4 bits de dados Figura 25 A saída do registrador REGA deve ser ligado na entrada A da ULA A saída do registrador REGB deve ser ligado na entrada B da ULA A entrada dos registradores REGC e REGD devem ser ligados na saída da ULA de modo que o resultado da operação realizada pela ULA possa ser armazenado em um ou nos dois registradores Figura 25 Módulo Registrador 4 14 Caminho de Dados Parte de Controle Na última etapa deve ser implementada a parte de controle do caminho de dados do nível de microarquitetura A parte de controle deve possuir uma entrada de 08 bits serão utilizados para alterar os 06 campos de controle da ULA INC INVA ENA ENB F0 e F1 e os outros 02 bits usados para determinar se a saída da ULA será armazenada no REGC eou no REGD respectivamente Figura 26 Bit 7 Controla o sinal de entrada INC da ULA Bit 6 Controla o sinal de entrada INVA da ULA Bit 5 Controla o sinal de entrada ENA da ULA Bit 4 Controle o sinal de entrada ENB da ULA Bit 3 Controla o sinal de entrada F0 da ULA Bit 2 Controla o sinal de entrada F1 da ULA Bit 1 Habilita o resultado da ULA a ser armazenado no REGC Bit 0 Habilita o resultado da ULA a ser armazenado no REGD Figura 26 Instrução com sinais de controle 2 Entrega da Atividade A entrega do trabalho consiste numa documentação em formato PDF contendo uma breve explicação das etapas propostas na atividade bem como o arquivo dos circuitos gerados pelo software arquivo circ com o nome DataPathcirc

Sua Nova Sala de Aula

Sua Nova Sala de Aula

Empresa

Central de ajuda Contato Blog

Legal

Termos de uso Política de privacidade Política de cookies Código de honra

Baixe o app

4,8
(35.000 avaliações)
© 2025 Meu Guru®