• Home
  • Chat IA
  • Guru IA
  • Tutores
  • Central de ajuda
Home
Chat IA
Guru IA
Tutores

·

Engenharia de Computação ·

Arquitetura de Computadores

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Implementação de subrotinas para codificação e análise de cartas

4

Implementação de subrotinas para codificação e análise de cartas

Arquitetura de Computadores

UFAL

Preciso de Ajuda com um Projeto de Oac

10

Preciso de Ajuda com um Projeto de Oac

Arquitetura de Computadores

UFAL

Implementacao Digital Works Jogo da Memoria com Descodificacao de Cartas e Selecao Matricial

5

Implementacao Digital Works Jogo da Memoria com Descodificacao de Cartas e Selecao Matricial

Arquitetura de Computadores

UFAL

Implementação de subrotinas para codificação e análise de cartas

4

Implementação de subrotinas para codificação e análise de cartas

Arquitetura de Computadores

UFAL

Subconjunto de Instruções do MIPS

2

Subconjunto de Instruções do MIPS

Arquitetura de Computadores

INATEL

Liçao de Casa

2

Liçao de Casa

Arquitetura de Computadores

UNINGA

Implementacao de ULA no Logisim - Trabalho Pratico

4

Implementacao de ULA no Logisim - Trabalho Pratico

Arquitetura de Computadores

MULTIVIX

Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Pratico

9

Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Pratico

Arquitetura de Computadores

PUC

Atividade Arquitetura de Computadores

3

Atividade Arquitetura de Computadores

Arquitetura de Computadores

MULTIVIX

Exercícios de MIPS - Arquitetura e Instruções

2

Exercícios de MIPS - Arquitetura e Instruções

Arquitetura de Computadores

INATEL

Texto de pré-visualização

2ª Avaliação 1 25 Construa o caminho de dados datapath de um processador monociclo ou multiciclo sem pipeline considerando que você tem a sua disposição os seguintes módulos registradores multiplexadores memórias banco de registradores somadores ULA e o que mais você achar necessário O processador deve ser capaz de implementar as seguintes instruções do mips store load instruções aritméticas add sub etc beq e jr Explique passo a passo como uma instrução jr seria executada neste processador 2 15 A seguinte sequência de instruções lógicas e aritméticas será executada por um processador em pipeline de 5 estágios busca da instrução leitura de registradores execução acesso à memória e escrita de registradores A sequência no entanto apresenta conflito de dados O pipeline foi implementado sem hardware adicional para a resolução de conflitos mas os valores dos registradores podem ser escritos na primeira metade do ciclo e lidos na segunda metade Indique e explique quais dessas alternativas podem ser utilizadas para resolver o conflito Caso uma alternativa não possa ser usada explique o porquê I A troca de posição entre as instruções or e add soluciona o conflito de dados II A troca de posição entre as instruções add e and soluciona o conflito de dados III A inserção de uma operação nop sem operação entre add e mul soluciona o conflito de dados 3 15 As memórias cache são usadas para diminuir o tempo de acesso à memória principal mantendo cópias de seus dados Uma função de mapeamento é usada para determinar em que parte da memória cache um dado da memória principal será mapeado Considerando os mapeamentos direto totalmente associativo e associativo por conjuntos cite as vantagens e desvantagens de cada função de mapeamento bem como a necessidade de algoritmos de substituição em cada uma delas 3 15 A lista ligada imagem abaixo é uma das estruturas de dados mais conhecidas em programação Ela é composta por várias células que estão interligadas através de ponteiros ou seja cada célula possui um ponteiro que aponta para o endereço de memória da próxima célula Desse modo as células da estrutura não precisam estar em posições contíguas da memória Isso faz com que a estrutura se torne dinâmica pois há qualquer momento é possível alocar uma nova célula e mudar os ponteiros das células já existentes de modo que a nova célula seja inserida na estrutura com êxito na posição desejada pelo programador Do ponto de vista apenas cache dica considerando a localidade espacial explique qual das duas funções é a mais lenta e por quê função A Lê e soma todos os elementos de um array de N posições retornando o resultado somatório função B Lê e soma todos os elementos de uma lista ligada com N elementos retornando o resultado somatório 4 10 pt Considere uma cache cujo os endereços de acesso à memória são subdivididos de acordo com a figura baixo Qual o tamanho de cada bloco na cache em bytes e quantos blocos ou linhas a cache possui 31 14 12 3 2 0 3 Tag 19 bits 4 Índice 10 bits 5 Byte offset 3 bits 5 10 Explique os principais propósitos da memória virtual e seu funcionamento 6 10 Em comparação a um processador com pipeline explique como um processador superscalar acelera a execução das intrudções em um processador

Envie sua pergunta para a IA e receba a resposta na hora

Recomendado para você

Implementação de subrotinas para codificação e análise de cartas

4

Implementação de subrotinas para codificação e análise de cartas

Arquitetura de Computadores

UFAL

Preciso de Ajuda com um Projeto de Oac

10

Preciso de Ajuda com um Projeto de Oac

Arquitetura de Computadores

UFAL

Implementacao Digital Works Jogo da Memoria com Descodificacao de Cartas e Selecao Matricial

5

Implementacao Digital Works Jogo da Memoria com Descodificacao de Cartas e Selecao Matricial

Arquitetura de Computadores

UFAL

Implementação de subrotinas para codificação e análise de cartas

4

Implementação de subrotinas para codificação e análise de cartas

Arquitetura de Computadores

UFAL

Subconjunto de Instruções do MIPS

2

Subconjunto de Instruções do MIPS

Arquitetura de Computadores

INATEL

Liçao de Casa

2

Liçao de Casa

Arquitetura de Computadores

UNINGA

Implementacao de ULA no Logisim - Trabalho Pratico

4

Implementacao de ULA no Logisim - Trabalho Pratico

Arquitetura de Computadores

MULTIVIX

Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Pratico

9

Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Pratico

Arquitetura de Computadores

PUC

Atividade Arquitetura de Computadores

3

Atividade Arquitetura de Computadores

Arquitetura de Computadores

MULTIVIX

Exercícios de MIPS - Arquitetura e Instruções

2

Exercícios de MIPS - Arquitetura e Instruções

Arquitetura de Computadores

INATEL

Texto de pré-visualização

2ª Avaliação 1 25 Construa o caminho de dados datapath de um processador monociclo ou multiciclo sem pipeline considerando que você tem a sua disposição os seguintes módulos registradores multiplexadores memórias banco de registradores somadores ULA e o que mais você achar necessário O processador deve ser capaz de implementar as seguintes instruções do mips store load instruções aritméticas add sub etc beq e jr Explique passo a passo como uma instrução jr seria executada neste processador 2 15 A seguinte sequência de instruções lógicas e aritméticas será executada por um processador em pipeline de 5 estágios busca da instrução leitura de registradores execução acesso à memória e escrita de registradores A sequência no entanto apresenta conflito de dados O pipeline foi implementado sem hardware adicional para a resolução de conflitos mas os valores dos registradores podem ser escritos na primeira metade do ciclo e lidos na segunda metade Indique e explique quais dessas alternativas podem ser utilizadas para resolver o conflito Caso uma alternativa não possa ser usada explique o porquê I A troca de posição entre as instruções or e add soluciona o conflito de dados II A troca de posição entre as instruções add e and soluciona o conflito de dados III A inserção de uma operação nop sem operação entre add e mul soluciona o conflito de dados 3 15 As memórias cache são usadas para diminuir o tempo de acesso à memória principal mantendo cópias de seus dados Uma função de mapeamento é usada para determinar em que parte da memória cache um dado da memória principal será mapeado Considerando os mapeamentos direto totalmente associativo e associativo por conjuntos cite as vantagens e desvantagens de cada função de mapeamento bem como a necessidade de algoritmos de substituição em cada uma delas 3 15 A lista ligada imagem abaixo é uma das estruturas de dados mais conhecidas em programação Ela é composta por várias células que estão interligadas através de ponteiros ou seja cada célula possui um ponteiro que aponta para o endereço de memória da próxima célula Desse modo as células da estrutura não precisam estar em posições contíguas da memória Isso faz com que a estrutura se torne dinâmica pois há qualquer momento é possível alocar uma nova célula e mudar os ponteiros das células já existentes de modo que a nova célula seja inserida na estrutura com êxito na posição desejada pelo programador Do ponto de vista apenas cache dica considerando a localidade espacial explique qual das duas funções é a mais lenta e por quê função A Lê e soma todos os elementos de um array de N posições retornando o resultado somatório função B Lê e soma todos os elementos de uma lista ligada com N elementos retornando o resultado somatório 4 10 pt Considere uma cache cujo os endereços de acesso à memória são subdivididos de acordo com a figura baixo Qual o tamanho de cada bloco na cache em bytes e quantos blocos ou linhas a cache possui 31 14 12 3 2 0 3 Tag 19 bits 4 Índice 10 bits 5 Byte offset 3 bits 5 10 Explique os principais propósitos da memória virtual e seu funcionamento 6 10 Em comparação a um processador com pipeline explique como um processador superscalar acelera a execução das intrudções em um processador

Sua Nova Sala de Aula

Sua Nova Sala de Aula

Empresa

Central de ajuda Contato Blog

Legal

Termos de uso Política de privacidade Política de cookies Código de honra

Baixe o app

4,8
(35.000 avaliações)
© 2025 Meu Guru®