·
Cursos Gerais ·
Sistemas Digitais
Envie sua pergunta para a IA e receba a resposta na hora
Recomendado para você
10
Atividade de Pesquisa Sistemas Digitais - Exercícios Resolvidos e Projetos Lógicos
Sistemas Digitais
UMG
9
Portas Lógicas e Álgebra Booleana-Conceitos-Tabelas Verdade e Aplicações
Sistemas Digitais
UMG
6
Exercicios Resolvidos - Sistemas Digitais - Logica Booleana e Circuitos
Sistemas Digitais
UMG
5
Laboratorio-VHDL-Implementacao-Maquina-de-Estados-Mealy-Reconhecedor-de-Sequencia-1101
Sistemas Digitais
UMG
9
Atividade de Sistemas Digitais
Sistemas Digitais
UMG
9
Teoremas-e-Postulados-Booleanos-Simplificacao-de-Circuitos-Logicos
Sistemas Digitais
UMG
1
Resolução da Prova
Sistemas Digitais
UMG
20
Projeto de Contadores Digitais Síncronos e Assíncronos com Flip-Flops JK - Sistemas Digitais
Sistemas Digitais
UMG
11
Decodificadores-Codificadores-e-EES-Digitais-Circuitos-Logicos-e-Aplicações
Sistemas Digitais
UMG
12
Circuito Eletrico
Sistemas Digitais
UMG
Texto de pré-visualização
Sistemas Digitais e Arquitetura de Computadores Considerações Entregar os arquivos cdl pdf pelo moodle Meu RA é 22014543 1 Utilizando o programa Cedar Lógic utilizando portas lógicas NAND se o seu RA for par ou portas NOR se seu RA for impar implemente a Circuito meio somador b Circuito somador completo c Circuito meio subtrator d Circuito subtrator completo 2 Implemente um somador 4 bits a partir da implementação com portas lógicas NOR se o seu RA for par ou porta NAND se seu RA for impar 3 Implemente um decodificador para 7 segmentos a partir da tabela verdade descrita abaixo Construa o circuito no simulador Cedar Logic apresente o mapa de karnaugh e a expressão de cada saída Tabela do decodificador A B C D Digito 0 0 0 0 x 0 0 0 1 x 0 0 1 0 x 0 0 1 1 x 0 1 0 0 x 0 1 0 1 x 0 1 1 0 9 0 1 1 1 8 1 0 0 0 7 1 0 0 1 6 1 0 1 0 5 1 0 1 1 4 1 1 0 0 3 1 1 0 1 2 1 1 1 0 1 1 1 1 1 0 1 Sistemas Digitais e Arquitetura de Computadores Considerações Entregar os arquivos cdl pdf pelo moodle Meu RA é 22014543 1 Utilizando o programa Cedar Lógic utilizando portas lógicas NAND se o seu RA for par ou portas NOR se seu RA for ímpar implemente a Circuito meio somador A B S Cout 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 2 b Circuito somador completo A B Cin S Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 3 c Circuito meio subtrator A B S Bout 0 0 0 0 0 0 1 1 0 1 1 0 0 1 0 0 4 d Circuito subtrator completo A B Cin S Bout 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 5 2 Implemente um somador 4 bits a partir da implementação com portas lógicas NOR se o seu RA for par ou porta NAND se seu RA for ímpar O somador de 4 bits é composto por quatro somadores completos interligados pelos pinos Cin Carryin e Cout Carryout O exemplo acima mostra a soma de 1111b e 0111b 15d 7d 22d resultando em 10110b 22d 6 3 Implemente um decodificador para 7 segmentos a partir da tabela verdade descrita abaixo Construa o circuito no simulador Cedar Logic apresente o mapa de karnaugh e a expressão de cada saída D C B A a b c d e f g 0 0 0 0 X X X X X X X 0 0 0 1 X X X X X X X 0 0 1 0 X X X X X X X 0 0 1 1 X X X X X X X 0 1 0 0 X X X X X X X 0 1 0 1 X X X X X X X 0 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 a b c d e f 7 g D 1 C 0 B 0 A 0 a 1 b 1 c 1 d 1 e 1 f 1 g 1 Sistemas Digitais e Arquitetura de Computadores Considerações Entregar os arquivos cdl pdf pelo moodle Meu RA é 22014543 1 Utilizando o programa Cedar Lógic utilizando portas lógicas NAND se o seu RA for par ou portas NOR se seu RA for ímpar implemente a Circuito meio somador A B S Cout 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 1 b Circuito somador completo A B Cin S Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 2 c Circuito meio subtrator A B S Bout 0 0 0 0 0 0 1 1 0 1 1 0 0 1 0 0 3 d Circuito subtrator completo A B Cin S Bout 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 4 2 Implemente um somador 4 bits a partir da implementação com portas lógicas NOR se o seu RA for par ou porta NAND se seu RA for ímpar O somador de 4 bits é composto por quatro somadores completos interligados pelos pinos Cin Carryin e Cout Carryout O exemplo acima mostra a soma de 1111b e 0111b 15d 7d 22d resultando em 10110b 22d 5 3 Implemente um decodificador para 7 segmentos a partir da tabela verdade descrita abaixo Construa o circuito no simulador Cedar Logic apresente o mapa de karnaugh e a expressão de cada saída D C B A a b c d e f g 0 0 0 0 X X X X X X X 0 0 0 1 X X X X X X X 0 0 1 0 X X X X X X X 0 0 1 1 X X X X X X X 0 1 0 0 X X X X X X X 0 1 0 1 X X X X X X X 0 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 a b c d e f 6 g BA 00 01 11 10 DC 00 x x x x 01 x x 1 1 11 1 1 0 0 10 0 1 1 D C A C B C B a D A C B A C b A B A B C c A B C d D A B A B C B C AC e C D A B A C f D A C B C A B g D A C B C B C D 1 C 0 B 0 A 0 a 1 b 1 c 1 d 1 e 1 f 1 g 1
Envie sua pergunta para a IA e receba a resposta na hora
Recomendado para você
10
Atividade de Pesquisa Sistemas Digitais - Exercícios Resolvidos e Projetos Lógicos
Sistemas Digitais
UMG
9
Portas Lógicas e Álgebra Booleana-Conceitos-Tabelas Verdade e Aplicações
Sistemas Digitais
UMG
6
Exercicios Resolvidos - Sistemas Digitais - Logica Booleana e Circuitos
Sistemas Digitais
UMG
5
Laboratorio-VHDL-Implementacao-Maquina-de-Estados-Mealy-Reconhecedor-de-Sequencia-1101
Sistemas Digitais
UMG
9
Atividade de Sistemas Digitais
Sistemas Digitais
UMG
9
Teoremas-e-Postulados-Booleanos-Simplificacao-de-Circuitos-Logicos
Sistemas Digitais
UMG
1
Resolução da Prova
Sistemas Digitais
UMG
20
Projeto de Contadores Digitais Síncronos e Assíncronos com Flip-Flops JK - Sistemas Digitais
Sistemas Digitais
UMG
11
Decodificadores-Codificadores-e-EES-Digitais-Circuitos-Logicos-e-Aplicações
Sistemas Digitais
UMG
12
Circuito Eletrico
Sistemas Digitais
UMG
Texto de pré-visualização
Sistemas Digitais e Arquitetura de Computadores Considerações Entregar os arquivos cdl pdf pelo moodle Meu RA é 22014543 1 Utilizando o programa Cedar Lógic utilizando portas lógicas NAND se o seu RA for par ou portas NOR se seu RA for impar implemente a Circuito meio somador b Circuito somador completo c Circuito meio subtrator d Circuito subtrator completo 2 Implemente um somador 4 bits a partir da implementação com portas lógicas NOR se o seu RA for par ou porta NAND se seu RA for impar 3 Implemente um decodificador para 7 segmentos a partir da tabela verdade descrita abaixo Construa o circuito no simulador Cedar Logic apresente o mapa de karnaugh e a expressão de cada saída Tabela do decodificador A B C D Digito 0 0 0 0 x 0 0 0 1 x 0 0 1 0 x 0 0 1 1 x 0 1 0 0 x 0 1 0 1 x 0 1 1 0 9 0 1 1 1 8 1 0 0 0 7 1 0 0 1 6 1 0 1 0 5 1 0 1 1 4 1 1 0 0 3 1 1 0 1 2 1 1 1 0 1 1 1 1 1 0 1 Sistemas Digitais e Arquitetura de Computadores Considerações Entregar os arquivos cdl pdf pelo moodle Meu RA é 22014543 1 Utilizando o programa Cedar Lógic utilizando portas lógicas NAND se o seu RA for par ou portas NOR se seu RA for ímpar implemente a Circuito meio somador A B S Cout 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 2 b Circuito somador completo A B Cin S Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 3 c Circuito meio subtrator A B S Bout 0 0 0 0 0 0 1 1 0 1 1 0 0 1 0 0 4 d Circuito subtrator completo A B Cin S Bout 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 5 2 Implemente um somador 4 bits a partir da implementação com portas lógicas NOR se o seu RA for par ou porta NAND se seu RA for ímpar O somador de 4 bits é composto por quatro somadores completos interligados pelos pinos Cin Carryin e Cout Carryout O exemplo acima mostra a soma de 1111b e 0111b 15d 7d 22d resultando em 10110b 22d 6 3 Implemente um decodificador para 7 segmentos a partir da tabela verdade descrita abaixo Construa o circuito no simulador Cedar Logic apresente o mapa de karnaugh e a expressão de cada saída D C B A a b c d e f g 0 0 0 0 X X X X X X X 0 0 0 1 X X X X X X X 0 0 1 0 X X X X X X X 0 0 1 1 X X X X X X X 0 1 0 0 X X X X X X X 0 1 0 1 X X X X X X X 0 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 a b c d e f 7 g D 1 C 0 B 0 A 0 a 1 b 1 c 1 d 1 e 1 f 1 g 1 Sistemas Digitais e Arquitetura de Computadores Considerações Entregar os arquivos cdl pdf pelo moodle Meu RA é 22014543 1 Utilizando o programa Cedar Lógic utilizando portas lógicas NAND se o seu RA for par ou portas NOR se seu RA for ímpar implemente a Circuito meio somador A B S Cout 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 1 b Circuito somador completo A B Cin S Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 2 c Circuito meio subtrator A B S Bout 0 0 0 0 0 0 1 1 0 1 1 0 0 1 0 0 3 d Circuito subtrator completo A B Cin S Bout 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 4 2 Implemente um somador 4 bits a partir da implementação com portas lógicas NOR se o seu RA for par ou porta NAND se seu RA for ímpar O somador de 4 bits é composto por quatro somadores completos interligados pelos pinos Cin Carryin e Cout Carryout O exemplo acima mostra a soma de 1111b e 0111b 15d 7d 22d resultando em 10110b 22d 5 3 Implemente um decodificador para 7 segmentos a partir da tabela verdade descrita abaixo Construa o circuito no simulador Cedar Logic apresente o mapa de karnaugh e a expressão de cada saída D C B A a b c d e f g 0 0 0 0 X X X X X X X 0 0 0 1 X X X X X X X 0 0 1 0 X X X X X X X 0 0 1 1 X X X X X X X 0 1 0 0 X X X X X X X 0 1 0 1 X X X X X X X 0 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 a b c d e f 6 g BA 00 01 11 10 DC 00 x x x x 01 x x 1 1 11 1 1 0 0 10 0 1 1 D C A C B C B a D A C B A C b A B A B C c A B C d D A B A B C B C AC e C D A B A C f D A C B C A B g D A C B C B C D 1 C 0 B 0 A 0 a 1 b 1 c 1 d 1 e 1 f 1 g 1