Temporizador 555: Funcionamento, Aplicações e Modos de Operação - Guia Completo

Prof Ricardo Carvalho Machado da Silva 1 TEMPORIZADOR 555 Este componente eletrônico é um circuito integrado CI híbrido uma associação de eletrônica analógica e digital projetado para aplicações de temporização de um modo geral Desenvolvido em 1970 é um temporizador versátil e de grande aplicação na eletrônica industrial tais como gerador de frequências temporização modulação PWM entre outras Basicamente ele possui dois modos de operação Astável Oscilador de onda retangular não possui estado estável Monoestável Temporizador timer possui um estado estável Estes modos de operação são definidos pela forma como resistores e capacitores que são utilizados externamente são ligados adequadamente aos pinos do CI Entretanto muitas outras aplicações industriais podem ser implementadas com este CI entre elas uma muito utilizada é um gerador de sinais PWM para controle de potência em motores Ele pode ser alimentado com uma tensão Vcc de 45V a 16V Com uma fonte de 5 V o CI 555 se torna compatível com os circuitos integrados digitais TTL A figura 1 mostra a estrutura física do CI 555 no encapsulamento DIL Dual In Line seu circuito eletrônico e o diagrama interno em blocos B Fig 1 Circuito Integrado 555 a encapsulamento DIL e pinagem b diagrama esquemático Fonte Data shhet ST Microeletronics ID 2182 Rev 6 2012 c diagrama em blocos a c b 555 COMPARADOR TRIGGER COMPARADOR DE THRESHOLD DIVISOR DE TENSÃO LATCH RS SAÍDA TRANSISTOR DE DESCARGA TEMPORIZADOR 555 DESCRIÇÃO DOS COMPONENTES INTERNOS Divisor de tensão resistivo O divisor de tensão resistivo tem o propósito de gerar duas tensões de referência para os comparadores de tensão nos pontos A e B No diagrama eletrônico do 555 mostrado na figura 1b pode ser observado este divisor composto pelos resistores R8 R9 e R10 Como os valores dos resistores são iguais R 5K as tensões nestes pontos são definidas pelas equações abaixo Para a dedução destas equações ver Anexo A VA 23 VCC VB 13 VCC Comparadores de tensão O 555 possui dois Amplificadores Operacionais operando como comparadores de tensão Estes comparadores utilizam o divisor resistivo para obter tensões de referência nos dois pontos A e B como pode ser visto na figura 3a O comparador A recebe 23 Vcc em sua entrada inversora e o comparador B recebe 13 Vcc em sua entrada nãoinversora Estas tensões quando comparadas às tensões aplicadas nas entradas Threshold e Trigger produzem em suas saídas VA e VB níveis de tensão 0V GND ou VCC equivalente aos níveis lógicos baixo 0 ou alto 1 respectivamente Podemos observar que o nó do ponto A do divisor resistivo é acessível externamente pelo pino Control Voltage Aplicando uma tensão externa nesta entrada a tensão no ponto A será a própria tensão externa aplicada e a tensão no ponto B será a metade do ponto A Na figura 3b é mostrado a relação entre as comparações nas entradas inversoras e nãoinversoras dos comparadores de tensão e suas saídas VTH 23 VCC VA 1 VTH 23 VCC VA 0 VTR 13 VCC VB 0 VTR 23 VCC VB 1 Obs Nível lógico 0 0V GND Nível lógico 1 VCC Prof Ricardo Carvalho Machado da Silva Devido a entrada threshold do 555 estar conectada a entrada não inversora do comparador A quando a tensão nesta entrada for superior a tensão de referência do ponto A 23 VCC a saída Vout A do comparador estará em nível lógico alto Vcc e quando for inferior estará em nível lógico baixo GND No comparador B irá acontecer o inverso pois a entrada trigger do 555 está conectada a entrada inversora do comparador Neste caso quando a tensão nesta entrada for superior a tensão de referência do ponto B 13 VCC a saída Vout B do comparador estará em nível lógico baixo GND e quando for inferior estará em nível lógico alto Vcc Latch RS e etapas de saída Estes dois blocos podem ser vistos na figura 4b O latch RS é um circuito digital que retém em sua saída Q um determinado estado lógico em função dos níveis lógicos em suas estradas R Reset e S Set A saída Q é o complemento da saída Q isto é se Q 1 Q 0 e se Q 0 Q 1 Os níveis lógicos das entradas R e S do latch RS são determinados pelas saídas VA e VB dos inversores O pino 4 do 555 está conectado a entrada de reset do latch RS esta entrada não deve ser confundida com a entrada de reset R de controle do latch Esta entrada é ativa em nível lógico baixo GND e força a saída Q do latch a nível lógico baixo e consequentemente a saída do 555 vai nível lógico baixo também e permanecerá neste estado enquanto esta entrada permanecer neste nível independente nos níveis lógicos das entradas R e S Podese então dizer que esta é a entrada de reset do 555 De uma forma bem simples o latch RS funciona da seguinte forma Quando as entradas R e S estiverem com nível lógico baixo a saída Q não altera o seu estado Se estiver em nível lógico alto permanecerá neste estado e se estiver com nível lógico baixo também permanecerá neste estado Neste caso dizemos que o estado de Q será igual ao estado de Q anterior Quando a entrada R estiver em nível lógico alto e a entrada S em nível baixo obriga a saída Q a ir para o nível baixo independente do seu nível lógico anterior Quando a entrada R estiver em nível lógico baixo e a entrada S em nível lógico alto obriga a saída Q a ir para o nível lógico alto independente do seu nível lógico anterior A figura 4a mostra uma tabela resumo do funcionamento do latch RS Qa Q anterior NP Estado não permitido Prof Ricardo Carvalho Machado da Silva A saída Q do latch RS via inversor é a saída digital do 555 pino 3 Esta saída é também utilizada para controlar o estado do transistor corte ou saturação Este transistor é chamado de transistor de descarga porque nas aplicações para qual o 555 foi projetado ele é utilizado para fazer a descarga de um capacitor externo Transistor de descarga O transistor de descarga funciona nos estados de corte e saturação então podemos fazer uma analogia como chave aberta transistor em corte e chave fechada transistor em saturação Na figura 5 é mostrado um circuito típico para o 555 onde pode ser observado a presença de uma rede RC externa formada pelos resistores R1 e R2 e o capacitor C Na figura 5a a saída Q do latch está com nível lógico alto logo a saída do 555 pino 3 também estará e neste caso a saída Q está com nível lógico baixo o que leva o transistor ao estado de corte chave aberta Assim o capacitor C será carregado através dos resistores R1 e R2 Quando a saída Q do latch mudar de estado e for para nível lógico baixo Q estará com nível lógico alto a saída do 555 estará em nível lógico baixo levando o transistor ao estado de saturação chave fechada conforme mostrado na figura 5b Neste caso o transistor conecta o ponto A ao GND do circuito e o capacitor C começa a se descarregar via resistor R2 A corrente coletor emissor do transistor é a soma das correntes de descarga IDC e a corrente de R1 IR1 Prof Ricardo Carvalho Machado da Silva Descrição dos pinos do CI 555 1 GND 0v Negativo da fonte de alimentação 2 TRIGGER Gatilho um valor de tensão menor 13 Vcc que um terço da tensão de alimentação coloca a saída do comparador de tensão B figura 3a em nível lógico alto e coloca a saída Q do latch RS também em nível lógico alto e a saída Q em nível lógico baixo e devido ao inversor a saída do 555 vai a nível lógico alto 3 OUTPUT Saída digital Nível lógico baixo 0V e nível lógico alto Vcc 4 RESET Reinício do 555 5 CONTROL VOLTAGE Altera a tensão de referência no ponto A do divisor resistivo Figura 3a 6 THRESHOLD Limiar um valor de tensão maior 23 Vcc coloca a saída do comparador de tensão A figura 3a em nível lógico alto e coloca a saída Q do latch RS em nível lógico baixo Reset e a saída Q em nível lógico alto e devido ao inversor a saída do 555 vai a nível lógico baixo 7 DISCHARGE Utilizado para descarregar um capacitor externo 8 VCC Tensão de alimentação do 555 que deverá estar entre 5V e 15V Se o CI 555 for utilizado com circuitos digitais TTL a alimentação deverá ser de 5V com risco de danos a estes circuitos se a tensão for maior Prof Ricardo Carvalho Machado da Silva 5 TEMPORIZADOR 555 MODOS DE OPERAÇÃO Astável Este modo de operação o CI 555 funciona como um circuito oscilador gerando em sua saída uma sequência contínua de pulsos retangulares em uma frequência determinada pela constante de tempo da malha RC R1 R2 e C A figura 6 mostra o diagrama de interligação dos resistores externos e o capacitor para este modo de operação Observe a presença da chave CH1 Para um melhor entendimento na análise do funcionamento do circuito esta chave será utilizada para inicializar o circuito pela entrada de reset do 555 quando ela estiver na posição 2 GND e operação normal na posição 1 Vcc entretanto na maioria das aplicações esta chave não é necessária ficando conectada permanente ao Vcc Fig 6 Diagrama de um circuito astável com CI 555 Funcionamento Premissas A saída Q do latch RS é sempre o complemento inverso de Q e como a saída Out do 555 está conectada a saída Q via inversor o nível lógico desta saída sempre será igual ao nível lógico de Q Nível lógico 1 na saída Q do latch RS leva o transistor de descarga ao estado de saturação e nível lógico 1 ao estado de corte Nível lógico 1 Vcc Nível lógico 0 0V GND Transistor saturado equivale a uma chave fechada e em corte chave aberta Na prática é necessário um capacitor de 10nF conectado a entrada Control Voltage pino 5 para não haver instabilidades de tensão neste ponto o que provocaria instabilidade na frequência de saída Prof Ricardo Carvalho Machado da Silva 6 Como o reset pino 4 do latch RS é ativo em nível lógico 0 é necessário que este pino esteja conectado ao Vcc garantindo nível lógico 1 nessa entrada e um correto funcionamento do latch RS CH1 na posição 2 reset Após a energização do circuito a chave CH1 é colocada na posição 2 reset levando a saída Q do latch RS ao nível lógico baixo e a saída Q a nível lógico alto levando o transistor de descarga a saturação mantendo o capacitor C descarregado pois ele estará conectado ao GND via R2 figura 5b CH1 na posição 1 operação normal A chave nesta posição libera o latch para seu funcionamento normal O Capacitor está conectado às entradas Threshold 6 e trigger 2 e como ele está inicialmente descarregado a tensão nestas entradas será 0V menor do que 23 Vcc e 13 Vcc pontos A e B respectivamente Nestas condições a saída do comparador A estará com nível lógico baixo reset 0 e a saída do comparador B com nível lógico alto set 1 levando a saída Q do latch RS para nível lógico alto ver figura 4 e o transistor entra no estado de corte desconectando o capacitor do GND figura 5a O capacitor então começa a se carregar via R1 e R2 Quando a tensão do capacitor atinge um valor superior a 13 Vcc a saída do comparador B ficará com nível lógico baixo set 0 Neste momento as entradas Reset e Set do latch estarão com nível lógico 0 e o seu estado de saída anterior permanece O capacitor continua a se carregar e quando atinge um valor superior a 23 Vcc a saída do comparador A ficará com nível lógico alto reset 1 levando a saída Q do latch RS para nível lógico baixo e a saída Q vai a nível lógico alto colocando o transistor no estado de saturação e conectando o ponto A ao GND do circuito O capacitor então começa a se descarregar via R2 É por isso que o transistor é chamado de transistor de descarga Quando a tensão do capacitor atinge um valor inferior a 23 Vcc a saída do comparador A ficará com nível lógico baixo reset 0 Neste momento as entradas R e S latch RS estarão com nível lógico baixo saídas dos comparadores A e B e o estado anterior permanece O capacitor continua a se descarregar e quando atinge um valor inferior a 13 Vcc a saída do comparador B ficará com nível lógico alto levando a saída Q do latch RS para nível lógico alto e a saída Q para nível lógico baixo colocando o transistor no estado de corte novamente O capacitor reinicia seu processo de carga e um novo ciclo se inicia Este ciclo de carga e descarga do capacitor se repetirá indefinidamente e como consequência teremos um sinal de onda retangular na saída do 555 com frequência definida pela constante RC como mostra a figura 7 tL 0693 R1 R2C tH 0693 R2 C T tL tH 0693 R1 2 R2C T 1f f 1T f 144R12 R2C tLtH R2 R1 R2 Onde R1R2 em KΩ C em μF T Período ms f Frequência Hz tL Tempo em nível lógico baixo ms tH Tempo em nível lógico alto ms para a dedução deste formulário Fonte Data Sheet Texas Instruments SLFS0221 SEPTEMBER 1973 Prof Ricardo Carvalho Machado da Silva 7 Prof Ricardo Carvalho Machado da Silva 8 ATIVIDADE Pesquisar na internet um circuito Astável com CI 555 Utilizando as fórmulas da figura 7 determinar a frequência do sinal de saída os tempos em nível lógico baixo e alto baseado nos valores dos componentes utilizados Este circuito deverá ser montado no simulador TinkerCAD utilizando uma fonte de alimentação simples ajustada em 12V As formas de onda de saída do CI 555 e de carga e descarga do capacitor pino 2 do CI deverão ser mostradas em dois osciloscópios distintos Os osciloscópios deverão estar configurados com uma base de tempo adequados para mostrar as formas de onda com definição ao máximo quatro ciclos Vídeos auxiliares TinkerCAD httpswwwyoutubecomwatchvczjLEPaPehst260s httpswwwyoutubecomwatchvQHc8kA0q9ZM Em um documento a parte Apresentar o diagrama do circuito Apresentar os cálculos Incluir o printscreen da tela da simulação mostrando com bastante definição as telas dos osciloscópios ANEXO A Vcc GND R A R B R I Resolução I Vcc 3 R Vcc 1510³ VA I 2 R Vcc 1510³ 1010³ Vcc 1010³ 1510³ Vcc 105 155 Vcc 2 3 VA 2 Vcc 3 VB I R Vcc 1510³ 510³ Vcc 510³ 1510³ Vcc 55 155 Vcc 1 3 VB 1 Vcc 3 Prof Ricardo Carvalho Machado da Silva 9 ANEXO B Considerando a equação de carga do capacitor VC Vmax 1 e t τ E considerando a constante de tempo RC τ RC Teremos VC Vmax 1 e t RC Nesta equação vamos isolar o tempo t e obteremos a equação que define o tempo de carga do capacitor VC Vmax 1 e t RC e t RC 1 VC Vmax ln e t RC ln 1 VC Vmax t RC ln 1 VC Vmax t RC ln 1 VC Vmax Considerando Vmax 2 Vcc 3 VC Vcc 3 t RC ln 1 Vcc 3 2 Vcc 3 t RC ln 1 05 t RC ln 05 t RC 0693 t 0693 RC tc 0693 R1 R2 C tc Tempo de carga do capacitor Considerando a equação de descarga do capacitor VC Vmax e t τ E considerando a constante de tempo RC τ RC Teremos VC Vmax e t RC Nesta equação vamos isolar o tempo t e obteremos a equação que define o tempo de descarga do capacitor VC Vmax e t RC e t RC VC Vmax ln e t RC ln VC Vmax t RC ln VC Vmax t RC ln VC Vmax Considerando Vmax 2 Vcc 3 VC Vcc 3 t RC ln Vcc 3 2 Vcc 3 t RC ln 05 t RC ln 05 t RC 0693 t 0693 RC tD 0693 R2C tD Tempo de descarga do capacitor Como foi visto no texto quando o capacitor está em processo de carga a saída do 555 está em nível lógico 1 e em processo de descarga nível lógico 0 logo τH tc e τL tD f 1 T T tc tD f 1 tc tD f 1 0693 C R1 R2 0693 C R2 f 1 0693 C R1 2 R2 1 0693 C R1 2 R2 1 1 f 144 C R1 2 R2 Prof Ricardo Carvalho Machado da Silva 10 Lista de Atividades Amplificadores Operacionais Para executar as atividades desta lista o aluno deverá ter assistido ao vídeo VÍDEO 01 AMPLIFICADORES OPERACIONAIS REALIMENTAÇÃO httpswwwyoutubecomwatchvCywOqwihLL4t310s e para cada questão elaborar o circuito no simulador TinkerCAD httpswwwtinkercadcom executando a simulação para cada item da questão Fonte Simétrica Uma fonte de alimentação simétrica é basicamente composta por duas fontes de alimentação ligadas em série e a conexão comum entre elas se torna o GND terra que será a referência do circuito ou o 0V Desta forma com esse arranjo em relação ao GND teremos duas fontes com polaridades invertidas uma positiva Vcc e outra negativa Vcc conforme esquema da figura 1 O Amplificador Operacional 741 pode ser alimentado com uma fonte simples ou simétrica Para as atividades desta apostila será necessária uma fonte de alimentação simétrica 15V 15V Esta configuração no simulador é conseguida utilizando duas fontes de alimentação ligadas em série conforme diagrama em blocos mostrado na figura 2 A montagem da fonte simétrica no simulador ficará conforme a figura 3 Observe que a conexão em verde é o comum entre as duas fontes e forma o GND O Vcc é o condutor em vermelho e o Vcc é o condutor preto As duas fontes deverão estar ajustadas para 15V ou de acordo com a necessidade da atividade 15V 15V 15 15V GND 15V 15V GND GND Vcc Vcc Vcc Vcc Fig 1 Esquema de uma fonte simétrica Fig 2 Esquema de ligação entre duas fontes de alimentação para obter uma fonte simétrica Fig 3 Esquema de ligação entre duas fontes de alimentação no simulador para obter uma fonte simétrica Fonte A Fonte B Fonte A Fonte B Amplificador Operacional 741 O circuito integrado 741 é um amplificador operacional genérico muito utilizado na eletrônica Este amplificador operacional tem um ganho típico de 100000 vezes definido pelo fabricante ou seja a diferença entre as tensões aplicadas nas entradas inversora e não inversora é amplificada 100000 vezes Com uma impedância de entrada típica de 2MΩ permite uma amplificação do sinal de entrada com uma corrente extremamente baixa O 741 tem ganho máximo típico de 100000 vezes em malha aberta ou seja sem realimentação ideal para aplicações como comparador de tensão Um comparador de tensão é um circuito em que são utilizadas as duas entradas inversora e não inversora e uma pequena diferença de tensão entre estas entradas é amplificada 100000 vezes levando o AO a saturação e neste caso o valor de saída será um valor próximo da tensão de alimentação positiva ou negativa dependendo do sinal da diferença e da configuração do circuito como inversor ou não inversor A figura 4 mostra o circuito integrado amplificador operacional 741 e seu diagrama interno bem como a disposição e função dos pinos Os pinos 1 e 5 Offset Null serão ignorados neste momento e não serão utilizados Quando a saída do AO é conectada à sua entrada inversora teremos um circuito denominado seguidor de tensão onde o ganho será unitário mostrado na figura 4b Esta ligação é utilizada como buffer ou casador de impedância Um circuito comparador de tensão normalmente possui em uma entrada uma tensão de referência muito utilizado em conjunto com circuitos digitais para apresentar na saída um determinado nível lógico em função da comparação da tensão de referência e um sinal analógico tais como sensores de luz e temperatura A figura 5a mostra um circuito comparador de tensão típico não inversor onde a entrada inversora possui uma tensão de referência estável com diodo zener Uma tensão positiva na entrada não inversora superior a tensão zener satura o AO e produz na saída uma tensão aproximada à tensão de alimentação do circuito e na figura 5b um comparador de tensão típico inversor onde uma tensão positiva na entrada inversora superior a tensão zener produz 0V na saída A saturação acontece porque o AO amplifica a mínima diferença de tensão entre as duas entradas pelo seu ganho máximo que é aproximadamente 100000 Utilizando um resistor interligando sua saída à entrada inversora realimentação dependendo do valor deste resistor podemos ajustar o ganho do circuito Neste caso será necessário também a inclusão de um resistor de entrada na inversora A relação entre estes dois resistores determina o ganho do circuito Na figura 5c é mostrado um amplificador inversor e a 5d um amplificador não inversor PINO FUNÇÃO 2 Entrada inversora 3 Entrada não inversora 4 Vcc alimentação 7 Vcc alimentação 6 Saída Diagrama do circuito interno do Amplificador Operacional 741 Fonte httpsptwikipediaorgwikiAmplificadoroperacional Chanfro de referência para determinação da contagem dos pinos Fig 4 Amplificador Operacional 741 A figura 6 mostra o circuito integrado amplificador operacional 741 montado no protoboard do simulador com seus pinos de alimentação 4 e 6 conectados à fonte de alimentação simétrica Fig 5 Circuitos típicos com amplificador Operacional a Seguidor de tensão b Comparador de tensão não inversor c Comparador de tensão inversor d Amplificador Inversor e Amplificador não inversor 741 a b c 𝑨 𝟏 𝑽𝒐 𝑽𝒊 𝑽𝒐 𝑹𝒇 𝑹𝒊 𝑽𝒊 𝑽𝒐 𝟏 𝑹𝒇 𝑹𝒊 𝑽𝒊 𝑨 𝑽𝒐 𝑽𝒄𝒄 𝒔𝒆 𝑽𝒊 𝑽𝒛 𝑽𝒐 𝟎 𝒔𝒆 𝑽𝒊 𝑽𝒛 𝑨 𝑽𝒐 𝟎 𝒔𝒆 𝑽𝒊 𝑽𝒛 𝑽𝒐 𝑽𝒄𝒄 𝒔𝒆 𝑽𝒊 𝑽𝒛 c d Fig 6 Montagem do 741 no protoboard e suas conexões de alimentação Exemplo O circuito abaixo é de um Amplificador Inversor utilizando fonte simétrica Observe que a referência sempre será o GND tanto para o sinal de entrada Vi quanto para o de saída Vo Para cada item de cálculo de Vo fazer a montagem do circuito utilizando o simulador TinkerCAD Rf Ri 7 2 6 3 4 Fonte Simétrica Os números entre parênteses correspondem aos pinos do CI 741 a A equação de Vo considerando Rf 51K e Ri 20K b Valor de Vo para tensão de entrada Vi de 3V c Valor de Vo para tensão de entrada Vi de 3V d Valor de Vo para tensão de entrada Vi de 7V No simulador este item deverá ser executado com tensão da fonte simétrica em 15V e 12V a Considerando a equação para Amplificador Inversor V0 Rf Ri Vi E substituindo os valores de Rf e Ri V0 51 103 20 103 Vi V0 255 Vi 255 é o ganho A do circuito Valor de Vo para Vi 3V V0 255 Vi V0 255 3 V0 765V Valor de Vo para Vi 3V V0 255 Vi V0 255 3 V0 765V Como a fonte de alimentação não gera uma tensão negativa foi necessário inverter a polaridade dos terminais da fonte de entrada para termos a tensão negativa na entrada do circuito como pode ser visto no voltímetro de entrada Valor de Vo para Vi 7V Tensão da fonte simétrica em 15V V0 255 Vi V0 255 7 V0 1785V Circuito saturado V0 15V Tensão da fonte simétrica em 12V Circuito saturado Observe que a tensão de saída calculada é diferente do que as tensões medidas no simulador Isto acontece porque a tensão máxima em módulo de saída Vo do circuito está limitada a tensão de alimentação do circuito Isto pode ser observado nos dois experimentos do simulador em que a tensão calculada é maior em módulo do que as duas tensões de alimentação dos experimentos 15V e 12V Neste caso o circuito encontrase em saturação onde a saída será sempre a tensão de alimentação caso o sinal de entrada gere um sinal de saída superior a tensão de alimentação ATIVIDADES Estas atividades deverão se feitas conforme os exemplos onde o aluno deverá apresentar os cálculos e desenhos print screen da tela do simulador para cada item de cada atividade 1 Sendo o circuito abaixo um Amplificador Inversor com fonte simétrica de 15V determine a A equação de Vo considerando Rf 300K e Ri 75K b Valor de Vo para tensão de entrada Vi de 16V c Valor de Vo para tensão de entrada Vi de 3V d Valor de Vo para tensão de entrada Vi de 45V 2 Sendo o circuito abaixo um Amplificador NãoInversor com fonte simétrica de 18V determine a A equação de Vo considerando Rf 300K e Ri 75K b Valor de Vo para tensão de entrada Vi de 16V c Valor de Vo para tensão de entrada Vi de 3V d Valor de Vo para tensão de entrada Vi de 45V Obs Ao ajustar a tensão da fonte no simulador com valor decimal utilize ponto como separador decimal ao invés da vírgula Obs Ao ajustar a tensão da fonte no simulador com valor decimal utilize ponto como separador decimal ao invés da vírgula 2 3 6 7 4 2 3 6 7 4 Anexo TABELAS DE CÓDIGO DE CORES DE RESISTORES E VALORES COMERCIAIS