Projeto de Microprocessador Superescalar MIPS em VerilogHDL - Trabalho Prático

Trabalho Prático Microprocessador Superescalar com Pipeline de Instruções em VerilogHDL baseado na Arquitetura MIPS Observação Grupos de 4 alunos Objetivos Principais 1 Desenvolvimento Profundo Projetar e construir um microprocessador superescalar utilizando a linguagem VerilogHDL que empregue técnicas avançadas de pipeline de instruções 2 Otimização de Performance Maximizar a taxa de instruções por ciclo IPC ao implementar estratégias para lidar com hazards decorrentes do paralelismo 3 Compreensão Teórica Reforçar a compreensão dos princípios da arquitetura MIPS e das técnicas superescalares ao aplicálos em um projeto prático Detalhamento do Projeto 1 Definição do Conjunto de Instruções Será implementado o subconjunto de instruções descrito em XXX Estude e compreenda os formatos das instruções designadas Rtype Itype Jtype 2 Esquematização da Arquitetura Elabore um diagrama de blocos do microprocessador destacando os principais componentes como Unidade de Controle ALU conjuntos de registradores e memória Detalhe o design do pipeline superescalar indicando os estágios e o mecanismo de tratamento de hazard de instruções 3 Codificação em Verilog Implemente de forma modular cada componente identificado no diagrama usando VerilogHDL Integre os módulos para compor o microprocessador garantindo a funcionalidade do pipeline superescalar e do controle de hazard de instruções Adote estratégias para gerenciar hazards potenciais seja de dados controle ou estruturais 4 Simulação e Testes Elabore um testbench robusto para simular o microprocessador validando seu desempenho e correção Submeta o subconjunto de instruções a diferentes cenários para garantir a resiliência e precisão do design 5 Documentação Detalhada Produza uma documentação consistente descrevendo a arquitetura os componentes a lógica de implementação e as decisões de design tomadas Relate os resultados das simulações interpretandoos e tirando conclusões relevantes 6 Apresentação Final Organize uma apresentação didática e interativa para exibir o funcionamento do microprocessador superescalar à classe e ao professor online Demonstre em tempo real a performance do microprocessador usando o testbench evidenciando a eficiência da reordenação de instruções online Critérios de Avaliação A avaliação levará em consideração a precisão e eficiência do microprocessador a qualidade do código em Verilog a profundidade da documentação e a clareza da apresentação Dicas Mantenha o foco na gestão de dependências entre instruções Utilize ferramentas de simulação para aprimorar constantemente seu código Valorize o trabalho em equipe promovendo debates e trocas de conhecimento Recorra a referências externas como artigos e tutoriais para aprofundar seu entendimento sobre técnicas superescalares e Verilog Pense em incrementar seu processador para suportar reordenação de instruções Sugestão de etapas de implementação 1 Implemente um processador singlecycle com as seguintes instruções addi sw lw add and andi or ori nor sll srl mul 2 Incremente seu processador do passo 1 implementando as seguintes instruções adicionais j beq bne slt jal jr 3 Modifique o processador do passo 2 para lidar com pipeline deixando a cargo de instruções nop a resolução de hazards 4 Modifique seu pipeline para que ele possa detectar hazard do tipo RAW e paralise o pipeline ou seja insira bolhas como resultado Prazo de Entrega No cronograma da disciplina Desejamos um processo de aprendizado rico e uma implementação bemsucedida