Determinar R2 e C

vct 1 H R2 1 MΩ C vct Projeto de um Circuito RLC em Série Dimensionamento de R2 e C para OS 8 e ts2 1 ms 18 de maio de 2025 1 Especificações de Projeto Para o circuito mostrado na Fig desejase que a tensão sobre o capacitor vCt apresente Sobressinal de pico OS 8 Tempo de assentamento faixa de 2 ts 1 ms Entrada degrau unitário O resistor de 1 MΩ foi considerado não dominante na dinâmica ver Seção Assim o sistema pode ser aproximado por um modelo de 2ª ordem 2 Dimensionamento Analítico 21 Coeficiente de Amortecimento ζ O sobressinal em regime para um sistema subamortecido 2ª ordem é dado por OS 100 eπζ 1ζ2 1 Igualando a 8 008 eπζ 1ζ2 ζ 0627 2 22 Frequência Natural ωn O tempo de assentamento 2 é aproximado por ts 4 ζ ωn ωn 4 ζ ts 4 0627 1 103 638 103 rads 3 1 23 Capacitância C Para o circuito série LR2C ωn 1LC C 1Lωn2 116381032 245 nF 4 24 Resistência R2 O fator de amortecimento relacionase a R2 por ζ R22CL R2 2ζLC 80 kΩ 5 3 Resultados de Projeto Tabela 1 Valores recomendados dos componentes Componente Valor calculado Valor comercial E24 R2 80 kΩ 82 kΩ C 245 nF 22 nF ou 27 nF 4 Verificação Numérica em Scilab O script a seguir simula a resposta ao degrau do sistema modelado Listing 1 projetoRLCsce Verificação em Scilab clear clc Parâmetros de projeto L 1 H z 0626577 amortecimento C 245e9 F R2 8e3 ohm s poly0s den LCs2 R2Cs 1 H syslinc1den t 01e65e3 yt csimsteptH clf plott1000 y xtitleResposta ao Degrau de vCt xlabelTempo ms ylabelvC V M t r i c a s de desempenho OS maxy 1100 idx findabsy 1 002 Ts tidx 1 mprintf nOvershoot 2f OS mprintf nTs 2 3e s Ts A Figura ilustra a resposta simulada confirmando OS 8 e ts 1 ms 3