13
Sistemas Digitais
UCL
3
Sistemas Digitais
UCL
1
Sistemas Digitais
UNIVAP
1
Sistemas Digitais
UNIFEV
2
Sistemas Digitais
USJT
75
Sistemas Digitais
UNIFEV
25
Sistemas Digitais
UNIFEV
1
Sistemas Digitais
UNIFEV
212
Sistemas Digitais
UNIFEV
Texto de pré-visualização
Sistemas Digitais I Prof Vinicius R Martins 1 Exercícios sobre Multiplexadores e Demultiplexadores 1 De acordo com o conceito de multiplexadores conforme visto em sala de aula determine a função realizada pelo circuito abaixo implementado com três multiplexadores de duas entradas de dados de 1 bit 2 Obtenha a função lógica simplificada implementada pelo circuito abaixo 3 Implemente a função abaixo usando um MUX a b 4 Implemente a lógica da tabela verdade abaixo utilizando circuito multiplex 5 Construa um demultiplexador de 4 canais a partir de demultiplexadores de 2 canais Sistemas Digitais I Prof Vinicius R Martins 2 6 Construa um demultiplexador de 16 canais a partir de demultiplexadores de 8 canais 7 Forme um demultiplexador de 8 canais a partir de 3 blocos demultiplexadores de 4 canais 8 Determine os gráficos de saída S0 S1 S2 S3 para o sistema esquematizado sabendose que o nível 1 corresponde a 5 V 9 A figura abaixo apresenta os sinais de seleção e de informações de entrada de um multiplex de 2 canais Esboce o sinal multiplexado na saída 8 waveforms S0 S1 S2 S3 CK 9 waveforms A I0 I1 S 1 O mux 2x1 onde Z é a saída S é a chave seletora e I1 I0 são as entradas É equivalente a diagram Z SI1 SI0 Basta utilizar a mesma lógica para o mux 4x2 diagram Usando para o mux 2x1 controlado por S0 temos Z S0Z1 S0Z0 S0 S1I3 S1I2 S0 S1I S1I0 Z1 S1I3 S1I2 Z0 S1I S1I0 2 O mux apresentado é do tipo 8x3 A B e C são os sinais de controle I0 a I7 são os entradas e Z a saída Renomeando A S0 B S1 C S2 Representando o mux 8x3 com 7 mux 2x1 diagrams Pelo esquema apresentado na imagem I00 I10 I21 I30 Z0 S0I1 S0I0 S0 D Z1 S0I3 S0I2 S0 Z2 S0I5 S0I4 S0 D Z3 S0I7 S0I6 0 Z4 S1Z1 S1Z0 Z4 S1S0 S1S0D Z5 S1Z3 S1Z2 Z5 S1S0D I4 D I5 0 I6 0 I7 0 Z S2Z5 S2Z4 Z S2S1S0D S2 S1S0 S1S0D 3 a As entradas A B e C são os sinais de controle S0 S1 S2 MUX 8x3 FABC ABC BC AC AB ABC TABELA VERDADE S2 S1 S0 C B A F F 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 0 0 1 1 0 0 1 1 0 1 0 1 1 1 0 3 b FABCD AD ABC ABD AB D C B A F 7 7 7 1 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 4 0 0 0 0 1 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 1 1 A B C 0 0 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 A B C 5 DEMUX 1x4 E S0 S1 C S0 S1 S0 S1 C C0 C1 S0 S1 S2 S3 7 DEMUX 1x8 E S0 S1 S2 S3 S4 S5 S6 S7 C0 C1 C2
13
Sistemas Digitais
UCL
3
Sistemas Digitais
UCL
1
Sistemas Digitais
UNIVAP
1
Sistemas Digitais
UNIFEV
2
Sistemas Digitais
USJT
75
Sistemas Digitais
UNIFEV
25
Sistemas Digitais
UNIFEV
1
Sistemas Digitais
UNIFEV
212
Sistemas Digitais
UNIFEV
Texto de pré-visualização
Sistemas Digitais I Prof Vinicius R Martins 1 Exercícios sobre Multiplexadores e Demultiplexadores 1 De acordo com o conceito de multiplexadores conforme visto em sala de aula determine a função realizada pelo circuito abaixo implementado com três multiplexadores de duas entradas de dados de 1 bit 2 Obtenha a função lógica simplificada implementada pelo circuito abaixo 3 Implemente a função abaixo usando um MUX a b 4 Implemente a lógica da tabela verdade abaixo utilizando circuito multiplex 5 Construa um demultiplexador de 4 canais a partir de demultiplexadores de 2 canais Sistemas Digitais I Prof Vinicius R Martins 2 6 Construa um demultiplexador de 16 canais a partir de demultiplexadores de 8 canais 7 Forme um demultiplexador de 8 canais a partir de 3 blocos demultiplexadores de 4 canais 8 Determine os gráficos de saída S0 S1 S2 S3 para o sistema esquematizado sabendose que o nível 1 corresponde a 5 V 9 A figura abaixo apresenta os sinais de seleção e de informações de entrada de um multiplex de 2 canais Esboce o sinal multiplexado na saída 8 waveforms S0 S1 S2 S3 CK 9 waveforms A I0 I1 S 1 O mux 2x1 onde Z é a saída S é a chave seletora e I1 I0 são as entradas É equivalente a diagram Z SI1 SI0 Basta utilizar a mesma lógica para o mux 4x2 diagram Usando para o mux 2x1 controlado por S0 temos Z S0Z1 S0Z0 S0 S1I3 S1I2 S0 S1I S1I0 Z1 S1I3 S1I2 Z0 S1I S1I0 2 O mux apresentado é do tipo 8x3 A B e C são os sinais de controle I0 a I7 são os entradas e Z a saída Renomeando A S0 B S1 C S2 Representando o mux 8x3 com 7 mux 2x1 diagrams Pelo esquema apresentado na imagem I00 I10 I21 I30 Z0 S0I1 S0I0 S0 D Z1 S0I3 S0I2 S0 Z2 S0I5 S0I4 S0 D Z3 S0I7 S0I6 0 Z4 S1Z1 S1Z0 Z4 S1S0 S1S0D Z5 S1Z3 S1Z2 Z5 S1S0D I4 D I5 0 I6 0 I7 0 Z S2Z5 S2Z4 Z S2S1S0D S2 S1S0 S1S0D 3 a As entradas A B e C são os sinais de controle S0 S1 S2 MUX 8x3 FABC ABC BC AC AB ABC TABELA VERDADE S2 S1 S0 C B A F F 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 0 0 1 1 0 0 1 1 0 1 0 1 1 1 0 3 b FABCD AD ABC ABD AB D C B A F 7 7 7 1 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 4 0 0 0 0 1 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 1 1 A B C 0 0 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 A B C 5 DEMUX 1x4 E S0 S1 C S0 S1 S0 S1 C C0 C1 S0 S1 S2 S3 7 DEMUX 1x8 E S0 S1 S2 S3 S4 S5 S6 S7 C0 C1 C2